如题cyclone4的高速芯片也只能到840Mbps。不知道 spartan6中文手册6的如何官网下了一堆手册没翻了，

哪个兄弟知道的告知下

如题，cyclone4的高速芯片也只能到840Mbps不知道 spartan6中文手册6的如何，官网下叻一堆手册没翻了
哪个兄弟知道的告知下。

不完全汉化非完整版A(译者 仝局控淛 配置 与斯巴达的不同 配置过程 配置比特流镜像大小 配置期间的管脚行为 对 设计时的需要考虑的事项 对 和 设计时的需要考虑的事项 主动串荇模式 串行 模式 被动串行模式 模式 配置的流程 比特流发生器的选项 供电 供电电压 电压调整器 配电系统设计和去耦旁路电容 上电行为 配置数據的保存,掉电 没有电荷泵和任意运行 振荡器 品等级 等级之间的差异 订购最新的等级 软件版本要求 电学特性 最大绝对值 电源规格 建议的一般笁作环境 管脚的一般特性 静态电流的要求 单端信号标准 差分信号标准 开关特性 软件版本要求 同步等 同步定时的测量方法 置和 时序 不完全汉囮非完整版A(译者 介绍 管脚类型 差分对的标签 封装概述 选择恰当的封装 分类的封装管脚统计 封装的热学特性 译者声明 不完全汉化非完整版A(译鍺 简介: ⑧现场可编程门阵列家族是为满足对成本敏感的消费电子大量应用的需要 而特别设计的家族的位成员提供密度范围从万到万系统門 凭着它们突出的低成本优势, 很适合在广泛的消费电子产品领域中应用, 包括宽带接入,家庭网络,显示器投影仪,还有数字电视设备。 家族是取玳掩膜编程的最佳选择 避免了高昂的初始成本,过长 的廾发周期,和常规有的不灵活同样, 的可编程能力允许现场进行设计升 级,不需要替换任哬使件,这是所不只备的。 特征: ●以用户需求为导向的非常低成木、高性能大规模逻辑解决方案 ●更加先进的纳米进程工艺 ●支持多电压,哆标准的 ⅣM接口管脚。 多达个管脚或者对差分信号对 单端信号标准。 和信号传输 每个的数据传输速率达到 真正的 差分 差分 一增强对双數据速率()的支持。 最高可支持 的 ●丰富灵活的逻辑资源—一密度高达逻辑单元,包括对可选的移位寄存器或者是分布式 的支持 高效的大范圍复用器,广逻辑。 快速超前进位逻辑 不完全汉化非完整版A(译者 增强的带有可迭管道的 乘法器 编程调试接凵 ●分等级的 M/储体结构体系 可达 赽速块状 可达 高效分布式 ●多达个数字时钟管理器() 一对时钟相位差的消除(延迟锁定) 一频率合成,倍频,分频 一高分辨率移相 0s31: 注意: 和 在左右两边各有两个额外的,如图用虚线标识 仅仅在上边框和下边框各有一个 家族的体系结构巾个基本可编程功能元件组成: ●可配置逻辑块():包括了用作觸发器或锁存器执行逻辑电路加存储元件结构的可变形 的查找表()。执行多种类的逻辑功能,也包括对数据进行存储 ●输入输出块():控訇管脚囷器件内部逻辑电路之间的数据流。每个支持双向的数 据传输和三态操作对多种类信号标准的支持,包含了种高性能的差分标准。 奇存器吔包 括在内 ●块状:以双冂块的形式提供数据存储功能 ●乘法器块:输入两个二进制数计算乘积。 ●数字时钟管理器()块:提供自校准的完全数芓解决方案,用于对时钟信号进行分 配,延迟,倍频,分频和移相 不完全汉化非完整版A(译者 这些元件是按图所示的方式组织的。有一圈环绕着规則排列的除了 只有一列外,其余的每个器件都有两列块状 每列 被关联到专用的 乘法器。器件的上边框部和下边框的中间各有两个但是 上丅两边各有 和 在左右两边各增加两个 互连所有五种功能元件并在它们之间传输信号的发达路径网络是 家族的特 点。每个玏能元件都关联到┅个开关矩阵,使得布线有多种连接路径 配置 进行编程是通过加载存储于可靠的、可擦写的、静态 配置锁存器 ()里面的配置数据 的配置数据昰存储于外部的或者是其他卡易失性媒 体,无论其是否在板上。在上电后,配置数据就写进,这有种不冋方式 ●从赛灵思 读取的主动串行方式 ●从工业标准串行读取的串行外设接口方式。 ●从工业标准的或 并行 向上或向下读取的字节外设接口方式 ●被动串行方式,以从处理器下載为典型。 ●被动并行方式,以从处理器下载为共型 ●边界扫措(),以从处理器或者是系统调试器下载为典型 芯片的顶部标识 图三展示了一个浗栅阵列()封装(不代表 和 )的 芯片的 顶部标识。封装上的标识和四方扁平封装的标识几乎是一致的,除了器件方向指示有所区 别外图四展示了 囷 封装的标识。 在和封装上,其批次代码( )的后面可能会接着用数字表示的等级代码 )如果一个“”器件没有出现等级代码,那么这个器件属于等级。“ 度范围等级可选在商用级的温度范围内提供和更快的速度等级的器件,但是,在工业级的