1、当TTL电路驱动COMS电路时如果TTL电路輸出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接怎么判断是上拉电阻电路以提高输出高电平的值。
2、OC门电路必须加怎么判断是上拉电阻电路才能使用。
3、为加大输出引脚的驱动能力有的单片机管脚上也常使用怎么判断是上拉电阻电路。
4、在COMS芯片上为了防止静电造成损坏，不用的管脚不能悬空一般接怎么判断是上拉电阻电路产生降低输入阻抗，提供泄荷通路
5、芯片的管腳加怎么判断是上拉电阻电路来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力
6、提高总线的抗电磁干扰能力。管脚懸空就比较容易接受外界的电磁干扰
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配有效的抑制反射波干扰。
推挽输出：可以输出高低电平，连接数字器件;推挽结构一般是指两个三极管分别受两互补信号的控制总是在一个三极管导通的时候叧一个截止。
开漏输出：输出端相当于三极管的集电极 要得到高电平状态需要怎么判断是上拉电阻电路才行。 适合于做电流型的驱动其吸收电流的能力相对强（一般20ma以内）。
我们先来说说集电极开路输出的结构集电极开路输出的结构如图1所示，右边的那个三极管集电極什么都不接所以叫做集电极开路（左边的三极管为反相之用，使输入为“0”时输出也为“0”）。对于图1当左端的输入为“0”时，湔面的三极管截止（即集电极C跟发射极E之间相当于断开）所以5V电源通过1K电阻加到右边的三极管上，右边的三极管导通（即相当于一个开關闭合）；当左端的输入为“1”时前面的三极管导通，而后面的三极管截止（相当于开关断开）
我们将图1简化成图2的样子。图2中的开關受软件控制“1”时断开，“0”时闭合很明显可以看出，当开关闭合时输出直接接地，所以输出电平为0而当开关断开时，则输出端悬空了即高阻态。这时电平状态未知如果后面一个电阻负载（即使很轻的负载）到地，那么输出端的电平就被这个负载拉到低电平叻所以这个电路是不能输出高电平的。
再看图三图三中那个1K的电阻即是怎么判断是上拉电阻电路。如果开关闭合则有电流从1K电阻及開关上流过，但由于开关闭其它三个口带内部上拉）当我们要使用输入功能时，只要将输出口设置为1即可这样就相当于那个开关断开，而对于P0口来说就是高阻态了。
对于漏极开路（OD）输出跟集电极开路输出是十分类似的。将上面的三极管换成场效应管即可这样集電极就变成了漏极，OC就变成了OD原理分析是一样的。
另一种输出结构是推挽输出推挽输出的结构就是把上面的怎么判断是上拉电阻电路吔换成一个开关，当要输出高电平时上面的开关通，下面的开关断；而要输出低电平时则刚好相反。比起OC或者OD来说这样的推挽结构高、低电平驱动能力都很强。如果两个输出不同电平的输出口接在一起的话就会产生很大的电流，有可能将输出口烧坏而上面说的OC或OD輸出则不会有这样的情况，因为怎么判断是上拉电阻电路提供的电流比较小如果是推挽输出的要设置为高阻态时，则两个开关必须同时斷开（或者在输出口上使用一个传输门）这样可作为输入状态，AVR单片机的一些IO口就是这种结构
在电路设计时我们常常遇到开漏（open drain）和開集（open collector）的概念。
所谓开漏电路概念中提到的“漏”就是指MOSFET的漏极同理，开集电路中的“集”就是指三极管的集电极开漏电路就是指鉯MOSFET的漏极为输出的电路。一般的用法是会在漏极外部的电路添加怎么判断是上拉电阻电路完整的开漏电路应该由开漏器件和开漏怎么判斷是上拉电阻电路组成。如图1所示：
组成开漏形式的电路有以下几个特点：
1. 利用外部电路的驱动能力减少IC内部的驱动（或驱动比芯片电源电压高的负载）。当IC内部MOSFET导通时驱动电流是从外部的VCC流经R pull-up ，MOSFET到GNDIC内部仅需很下的栅极驱动电流。如图1
2. 可以将多个开漏输出的Pin，连接箌一条线上形成 “与逻辑”
关系。如图1当PIN_A、PIN_B、PIN_C任意一个变低后，开漏线上的逻辑就为0了这也是I2C，SMBus等总线判断总线占用状态的原理洳果作为输出必须接怎么判断是上拉电阻电路。接容性负载时下降延是芯片内的晶体管，是有源驱动速度较快；上升延是无源的外接電阻，速度慢如果要求速度高电阻选择要小，功耗会大所以负载电阻的选择要兼顾功耗和速度。
3. 可以利用改变上拉电源的电压改变傳输电平。如图2 IC的逻辑电平由电源Vcc1决定，而输出高电平则由Vcc2（怎么判断是上拉电阻电路的电源电压）决定这样我们就可以用低电平逻輯控制输出高电平逻辑了（这样你就可以进行任意电平的转换）。（例如加上怎么判断是上拉电阻电路就可以提供TTL/CMOS电平输出等）
4. 开漏Pin不連接外部的怎么判断是上拉电阻电路，则只能输出低电平（因此对于经典的51单片机的P0口而言要想做输入输出功能必须加外部怎么判断是仩拉电阻电路，否则无法输出高电平逻辑）一般来说，开漏是用来连接不同电平的器件匹配电平用的。
5. 标准的开漏脚一般只有输出的能力添加其它的判断电路，才能具备双向输入、输出的能力
6.正常的CMOS输出级是上、下两个管子，把上面的管子去掉就是OPEN-DRAIN了这种输出的主要目的有两个：电平转换、线与。
7.线与功能主要用于有多个电路对同一信号进行拉低操作的场合如果本电路不想拉低，就输出高电平因为OPEN-DRAIN上面的管子被拿掉，高电平是靠外接的怎么判断是上拉电阻电路实现的（而正常的CMOS输出级，如果出现一个输出为高另外一个为低時等于电源短路。）
8.OPEN-DRAIN提供了灵活的输出方式但是也有其弱点，就是带来上升沿的延时因为上升沿是通过外接上拉无源电阻对负载充電，所以当电阻选择小时延时就小但功耗大；反之延时大功耗小。所以如果对延时有要求则建议用下降沿输出。
应用中需注意： 1. 开漏囷开集的原理类似在许多应用中我们利用开集电路代替开漏电路。例如某输入Pin要求由开漏电路驱动。则我们常见的驱动方式是利用一個三极管组成开集电路来驱动它即方便又节省成本。如图4
2. 怎么判断是上拉电阻电路R pull-up的阻值决定了逻辑电平转换的沿的速度。阻值越大速度越低功耗越小。反之亦然
Push-Pull输出就是一般所说的推挽输出，在CMOS电路里面应该较CMOS输出更合适因为在CMOS里面的push－pull输出能力不可能做得双極那么大。输出能力看IC内部输出极N管P管的面积和开漏输出相比，push－pull的高低电平由IC的电源低定不能简单的做逻辑操作等。push－pull是现在CMOS电路裏面用得最多的输出级设计方式
当然open drain也不是没有代价，这就是输出的驱动能力很差输出的驱动能力很差的说法不准确，驱动能力取决於IC中的末级晶体管功率OD只是带来上升沿的延时，因为上升沿是通过外接上拉无源电阻对负载充电的当电阻选择小时延时就小、但功耗夶，反之延时大功耗小OPEN DRAIN提供了灵活的输出方式，但也是有代价的如果对延时有要求，建议用下降沿输出
电阻小延时小的前提条件是電阻选择的原则应在末级晶体管功耗允许范围内，有经验的设计者在使用逻辑芯片时不会选择1欧姆的电阻作为怎么判断是上拉电阻电路。在脉冲的上升沿电源通过上拉无源电阻对负载充电显然电阻越小上升时间越短，在脉冲的下降沿除了负载通过有源晶体管放电外，電源也通过怎么判断是上拉电阻电路和导通的晶体管对地
形成通路带来的问题是芯片的功耗和耗电问题。电阻影响上升沿不影响下降沿。如果使用中不关心上升沿怎么判断是上拉电阻电路就可选择尽可能的大点，以减少对地通路的 电流如果对上升沿时间要求较高，電阻大小的选择应以芯片功耗为参考
点击联系发帖人
