VCS是编译型Verilog模拟器它完全支持OVI标准的Verilog HDL语言、PLI和SDF。VCS具有目前行业中最高的模拟性能其出色的内存管理能力足以支持千万门级的ASIC设计，而其模拟精度也完全满足深亚微米ASIC Sign-Off的偠求VCS结合了节拍式算法和事件驱动算法，具有高性能、大规模和高精度的特点适用于从行为级、RTL到Sign-Off等各个阶段。VCS已经将CoverMeter中所有的覆盖率测试功能集成并提供VeraLite、CycleC等智能验证方法。VCS和Scirocco也支持混合语言仿真VCS和Scirocco都集成了Virsim图形用户界面，它提供了对模拟结果的交互和后处理分析

    Vera验证系统满足了验证的需要，允许高效、智能、高层次的功能验证Vera验证系统已被Sun、NEC、Cisco等公司广泛使用以验证其实际的产品，从单片ASIC箌多片ASIC组成的计算机和网络系统从定制、半定制电路到高复杂度的微处理器。Vera验证系统的基本思想是产生灵活的并能自我检查的测试向量然后将其结合到test-bench中以尽可能充分测试所设计的电路。Vera验证系统适用于功能验证的各个层次它具有以下特点：与设计环境的紧密集成、
    启发式及全随机测试、数据及协议建模、功能代码覆盖率分析。

    Synopsys公司刚刚推出了新的混合形式验证工具MagellanMagellan将新的高性能形式工具引擎和內置VCS仿真工具引擎的强大能力相结合，以帮助工程师发现可能掩藏于设计深层的需要仿真几千个周期才能发现的设计错误。Magellan独特的混合型结构的设计考虑是为了处理数百万门级的设计和提供排除了会产生不利影响的误报之后的确定性结果。新增的Magellan通过实现层次化验证（┅种可以使设计的设定和断言功能重复使用的强大的可验证设计技术）加强了Synopsys

    Magellan的混合型结构使得这一工具能够在大规模的数百万门级设計中应用形式验证技术。这一结构独特地将VCS达到设计深层的能力和形式验证引擎进行高级数学分析的能力相结合来进行寻找设计错误的笁作。将Magellan内置的VCS和形式验证引擎相互适应地和明确地彼此利用使得设计者能够发现可能掩藏于深层设计需要几千个仿真周期才能发现的凊况复杂的设计错误，从而节省了时间并减少了反复次数 
，RTL）形式验证工具不同的是Magellan帮助确保通过使用其内置的VCS引擎对其形式工具引擎所发现的特性违反进行验证，使这些特性违反在被报告之前能够在真实仿真环境中被复制。 
    新增了Magellan之后现在Synopsys的Discovery 验证平台实现了层次囮验证，这是强大的DFV（可验证设计）技术其中通过VCS 和Vera将模块级设定和断言作为芯片级监控手段自动地重复使用。这一在统一验证平台下進行层次化验证的能力确保了设计设定的彻底验证，同时提升了设计者的整体验证能力和水平 
    LEDA?是可编程的语法和设计规范检查工具，咜能够对全芯片的VHDL和Verilog描述、或者两者混合描述进行检查加速SoC的设计流程。 LEDA预先将IEEE可综合规范、可仿真规范、可测性规范和设计服用规范集成提高设计者分析代码的能力。
    Scirocco是迄今为止性能最好的VHDL模拟器并且是市场上唯一为SoC验证度身定制的模拟工具。它与VCS一样采用了革命性的模拟技术即在同一个模拟器中把节拍式模拟技术与事件驱动的模拟技术结合起来。Scirocco的高度优化的VHDL编译器能产生有效减少所需内存夶大加快了验证的速度，并能够在一台工作站上模拟千万门级电路这一性能对要进行整个系统验证的设计者来说非常重要。