君，已阅读到文档的结尾了呢~~
计数器实验 定时计数器实验 计数器及其应用 同步五进制计数器 五进制计数器 集成计数器的应用 计数器 应用 计数器 盖革计数器 程序计数器
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
实验五计数器及其应用
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer-4.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口以下试题来自：
问答题 试用四位二进制加法计数器74LS161接成五进制计数器，要求分别用置零法和置数法实现。74LS161的逻辑符号如图所示，功能表如下表所示。
用置零法构成五进制计数器如(a)图(2)用置数法构成五进制计数器如(b)图或(c)图
为您推荐的考试题库
你可能感兴趣的试题
(1)F函数式为
(2)F端输出波形如图
(2)uo的波形如图
热门相关试卷
最新相关试卷【图文】计数器_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
&&电工电子技术基础
大小：1.53MB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢文档分类：
下载后只包含 1 个 DOC 格式的文档，没有任何的图纸或源代码，
下载前请先预览，预览内容跟原文是一样的，在线预览图片经过高度压缩，下载原文更清晰。
您的浏览器不支持进度条
下载文档到电脑，查找使用更方便
还剩?页未读，继续阅读
播放器加载中，请稍候...
该用户其他文档
下载所得到的文件列表第五模块：时序逻辑电路.doc
文档介绍：
计数器则在同一时刻由。
23、什么是模2计数器?
答:进位模数为2的计数器统称为模2计数器,其中n为触发器的级数。
24、列举计数器和寄存器的功能?
答:计数器用于统计输入时钟脉冲的个数、分频、定时、产生节拍脉冲等。寄存器的功能是存储代码。移位寄存器还可以用来实现数据的串行——并行转换、数据处理及数值的运算。
25、列出二进制计数器极间连接的规律?
答:其规律如下: n
26、 2n进制同步加法计数器组成规律?
答:同步计数器各触发器的时钟端均接至同一个时钟源CP,同时翻转。最低位每来一个时钟必翻转一次,其它各位在其全部低位均为“1”时,即低位向高位进位时,在时钟CP作用下才翻转。用JK触发器实现,则:
27、画出3位二进制计数器的输出波形?
答:其输出波形如下:
28、用边沿JK触发器构成异步4位二进制加运算计数器。
答:连接电路如下图所示:
29、 2n进制同步减法计数器组成规律?
答:最低位触发器每来一个时钟就翻转一次,而高位触发器只有在低位全部为0,低位需向高位借位时,在时钟的作用下才产生翻转。用JK触发器实现,则:
30、分析异步计数器的延迟时间?
答:对于一个n位的二进制异步计数器来说,从一个计数脉冲到来。到n个触发器翻转稳定,需要经历的最长时间是ntpd,为保证计数器的状态能正确反映计数脉冲的个数,下一个计数脉冲必须在ntpd后到来,因此,计数脉冲的最小周期Tmin=ntpd。
31、二进制异步计数器的特点?
答:(1)n位二进制异步计数器由n个处于计数工作状态的触发器组成。(
2)串行计数,工作速度较低。
32、同步计数器工作特点?
答:计数脉冲同时接于触发器的时钟脉搏冲输入端,当计数脉冲到来时,应该翻转的触发器是同时翻转的,没有各级延迟时间的积累问题,并行计数。
33、什么是可逆计数器?
答:同时兼有加和减两种计数功能的计数器称为可逆计数器。
34、检查自启动的方法?
答:画出包括无效状态在内的完整的状态图,看能否从无效状态进入有效状态。
35、同步计数器和异步计数器的性能进行比较?
答:性能进行比较如下:
1) 与异步计数器相比,同步计数器的电路结构要复杂得多;
2) 同步计数器的各触发器受到同一时钟脉冲控制,决定各触发器状态的条
件(J、K状态)也是并行产生的,所以该计数器的最端输入脉冲的周
期为一级触发器延迟时间,与异步计数器比较,其速度提高了很多;
3) 由于各个触发器的状态几乎是同时改变的,在译码显示时,不易产生差
4) 在同步计数器中,由于全部触发器都由同一个脉冲源来驱动,要求脉冲
源具有较大的功率。
36、列举一些常用的集成计数器芯片。
答:常用的集成计数器芯片如下:
74LS160:4位同步十进制加法计数器,异步清除;
74LS161:4位同步二进制加法计数器,异步清除;
74LS162:4位同步十进制加法计数器,同步清除;
74LS163:4位同步二进制加法计数器,同步清除;
74LS190:4位同步十进制加/减法计数器;
74LS191:4位同步二进制加/减法计数器;
74LS192:4位同步十进制加/减法计数器,带清除;
74LS193:4位同步二进制加/减法计数器,带清除37、74161的功能? 答:74161是4位二进制同步加计数器,功能有:①异步清零;②同步并行预置数;③保持功能;④计数功能。其功能表如下:
38、什么是异步清零?
答:当RD=0时,不管其他输入端的状态如何(包括时钟信号CP),计数器输出将被直接置零,称为异步清零。
39、什么是同步并行预置?
答:在RD=1时,当LD=0,且有时钟脉冲CP的上升沿作用时,A、B、C、D输入端的数据将分别被QA~QD所接收。
40、 74161分别处于保持和计数状态的条件?
答:在RD=LP=1的条件下,当ET·EP=0,即两个计数使能端中有0时,不管有无CP脉冲作用,计数器都将保持原有状态不变。当RD=LD=EP=ET=1时,74161处于计数状态。
41、用74161的异步清零的功能构成12进制的计数器,请画出电路图。
答:其电路图如下:
42、用74161的同步置数的功能构成12进制的计数器,请画出电路图。
答:其电路图如下:
43、 74LS193的特点?
答:74LS193是双时钟4二进制同步可逆计数器,有两个时钟脉冲输入端CPU和CPD。在RD=0、LD=1的条件下,作加计数时,令CPD=1,计数脉冲从输入;作减计数时,令CPU=1,计数脉冲从CPD输入。
44、 74LS290的特点?
答:74LS290是异步十进制计数器,它由1个1位二进制计数器和1个异步五进制计数器组成。如果计数脉冲由CPA端输入,输出由QA端引出,即是二进制计数器;如果计数脉冲由CPB端输入,输出由QB ~QD引出,即是五进制计数器;如果将QA与CPB相连,计数脉冲由CPA输入,输出由QA~QD引出,即是8421码十进制计数器。
45、用集成计数器构成任意进制计数器的原则?
答:用现有的M进制集成计数器构成N进制计数器时,如果M&N,则需一片M进制计数器;如果M&N,则需多片M进制计数器。2
内容来自淘豆网转载请标明出处.74ls192+60进制计数器,74ls192 60进制,74ls192实现24进制,74ls192六进制,74ls192 24进制,74ls192减法计数器,74ls192计数器,74ls192可逆计数器,74ls192加减计数器,74ls192加法计数器,74ls192计数原理_知识库
? 六十进制计数器设计描述第 3 页共 14 页 成都理工大学工程技术学院 数字电路设计报告 1 设计的思路 1) 芯片介绍:74ls192 为加减可逆十进制计数器,.........
二.六十进制计数器设计描述 设计的思路 1) 芯片介绍:74ls192 为加......
? 六十进制计数器设计描述 1 设计的思路 1) 芯片介绍: 74ls192 为加减可逆十进制计数器, cpu 端是加计数器时钟信号, cpd 是减计数时钟信号 rd=1 时.........
? 六十进制计数器设计描述 1 设计的思路 1) 芯片介绍:74ls192 为加减可逆十进制计数器,cpu 端是加计数器时钟信号, cpd 是减计数时钟信号 rd=1 时无.........
基于74ls192 的任意进制计数器的设计 【摘要】利用集成二、十进制计数器采用置数法、置零法设计任意进制计数 器,分析设计方法,给出设计案例。以集成计数器 74ls.........
电子技术基础实验 课程设计 用 74ls161 设计六十进制计数器 学院: 班级: 姓名: 学号: 电气工程学院 电自 1418 刘科 8 用 74ls161 设计六十进制.........
采用74ls192设计的4、7进制计数器_工学_高等教育_教育专区。47进制计数器设计:采用74ls192(40192)。 a、数码管显示状态。 b、用开关切换两种进制。 c、计数.........
555产生秒脉冲74ls192(74ls193)任意进制加减可逆计数器_电子电路_工程科技_专业资料。60秒秒表设计 利用555 定时器产生 1 秒脉冲,cd4011 与 74ls192(74ls........
二.六十进制计数器设计描述 1 设计的思路 1) 芯片介绍:74ls192 为加减可逆十进制计数器,cpu 端是加计数 器时钟信号, cpd 是减计数时钟信号 rd=1 时无.........
再将 74ls192 构成的 30 进制减法计数器电路连接好,注意到实验箱上的数 码管的译码器为 cd4511, 所以 74ls192 的输出端口 3,2,6,7 分别接在 cd4511 的.........
设计一个采用中小规模集成电路构成的电子秒表,具体指标如下: 准确计时,计数...两块 74ls192 芯片级联成 60 进制倒计时器,计时器输出的数据 通过译码器和.........
实验八 设计任意进制计数器 一、实验目的 掌握中规模集成计数器的使用方法及功能测试方法。 二、实验内容及要求 采用(74ls192)复位法或预置数法设计一个三位十.........
当 74ls192 连接成加法计数器时,cpd、cpu 的接法是( )。(a)cpu=1 ...在数字钟电路中,60 进制计数器( ) (可以,不可以)由 6 进制和 10 进制.........
(同 74ls192, 二者可互换使用)的功能如表 4-1,说明如下: 表 4-1 当...7、选作:设计一个数字钟移位 60 进制计数器并进行实验。 五、实验预习要求 ........
74ls192 异步置数、异步清零、双时钟输入 6 四位二进制同步加减计数器 ..图 4-4-5 为用两片 74ls160 构成 60 进制计数器的电路图,初态为 0000。.........
74ls192_信息与通信_工程科技_专业资料。74ls192 74ls193 等的功能及应用 ...7、设计一个数字钟移位60进制计数器并进行实验。 五、实验预习要求 1、复习有.........
当 74ls192 连接成加法计数器时,cpd、cpu 的接法是( )。(a)cpu=1 ...在数字钟电路中,60 进制计数器( ) (可以,不可以)由 6 进制和 10 进制.........
2,异步二进制减法计数器 减法运算规则:0000-1 时,...均采用异步方式的有 74ls193,74ls197,74ls192;...举例:7 进制 (2)12 位二进制计数器(.........
b. “分、秒”计数器 计数器采用 74ls192 芯片,下图为其功能表及管脚图 利用两片 74ls192 分别作为六十进制计数器的高位和低位,分别与数码管连接。把其 中.........
分、 秒的时间 ;小时的计时要求为“12翻1”,分和秒的计时要求为60进位 。 ...74ls192是同步十进制可逆计数器,它具有双时钟输入,并具有清除和置 数等功能,其.........
■ 网友在搜}