我30岁了想学点技术学什么好呢_百度知道
色情、暴力
我们会通过消息、邮箱等方式尽快将举报结果通知您。
我30岁了想学点技术学什么好呢
我有更好的答案
最好是结合自己的爱好和专长来选择
我是在家保姆专做饭的
一天做三家饭
采纳率：18%
女生的话可以学习西点啊。西点行业非常时尚。前景不错。还可自主创业。
去学习西点吧，做个西点师，这个挺好的。
去学西点，学出来自己开个西点店，这样既轻松有赚钱
汽车美容，学起来简单
看着好小哦，女孩子学测试挺好的，优势比较大
其他6条回答
为您推荐：
其他类似问题
您可能关注的内容
换一换
回答问题，赢新手礼包三十岁的女人学什么技术好_百度知道
色情、暴力
我们会通过消息、邮箱等方式尽快将举报结果通知您。
三十岁的女人学什么技术好
早上送去下午接回来，现在孩子上幼儿园啦马上就三十岁，想学点技术丰富一下自己，所以时间挺空的
我有更好的答案
　　现在还比较主流的淘　那要看喜欢什么了，有很多行业三四十岁的女人都能做的、面点制作。　　还有很多，比如当地美食了还是其他地方的美食，民以食为天，谁能离开吃呢。　　重点说说餐饮，不想学炒菜的话，学个小吃制作：　　美容美发、服装设计、宝开店这个专业也可以学的，坐在家里开店。　　比如餐饮、比如会计
我也是想到学小吃，但不知道北京哪里有学做小吃的啦，能给推荐一下吗
采纳率：36%
你学习是为了谋生还是为了精神追求。谋生的话，插花啊，厨师啊，或者高级管家啊什么都是不错的。如果精神追求就更简单了，做自己喜欢的。
要问挖掘机哪家强，山东学技术找...
为您推荐：
其他类似问题
您可能关注的内容
三十岁的女人的相关知识
换一换
回答问题，赢新手礼包34、哪些情况下需要用到程序包STD_LOGIC；答：①调用数据类型变换函数或重载运算符函数时；②；LIBRARYIEEE;；USEIEEE.STD_LOGIC_1164.A；USEIEEE.STD_LOGIC_UNSIGN；IFTEMP=””THENTEM；35.为什么说一条并行赋值语句可以等效为一个进程；36.给出1位全减器的VHDL描述
34、哪些情况下需要用到程序包STD_LOGIC_UNSIGNED，试举一例。 答：①调用数据类型变换函数或重载运算符函数时；②定义UNSIGNED类型的数据时。举例如下：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
IF TEMP=””THEN TEMP:=””;
ELSE TEMP:=TEMP+16;END IF;???
35. 为什么说一条并行赋值语句可以等效为一个进程，如果是这样的话，怎样实现敏感信号的检测。 答：因为信号赋值语句的共同点是赋值目标必须都是信号，所以赋值语句与其它并行语句一样，在结构体内的执行是同时发生的，与它们的书写顺序没有关系，所以每一信号赋值语句都相当于一条缩写的进程语句。由于这条语句的所有输入信号都被隐性地列入此缩写进程的敏感信号表中，故任何信号的变化都将相关并行语句的赋值操作，这样就实现了敏感信号的检测。
36. 给出 1 位全减器的VHDL描述，要求： (1) 类似于 1 位全加器的设计方法，首先设计1位半减器，然后用例化语句将它们连 接起来，图 2.20中 h_suber 是半减器，diff是输出差，s_out是借位输出，sub_in 借位输入； (2)直接根据全减器的真值表 2.12进行设计； (3)以1位全减器为基本硬件，构成串行借位的 8 位减法器，要求用例化语句和生成语句来完成此项设计(减法运算是xCy - sun_in =diffr)。
图 2.20 36题图
全减器真值表 答：（1）先设计一个半减器 X y
diff S_out L use
ieee.std_logic_ 0 01 1 1 10 1 0 11 0 0 entity h_suber is
port ( x,y : in std_ diff,s_out : out std_logic );
architecture hdlarch of h_suber is begin
process(x,y) begin
s_out <= (not x) 1 位全减器的 VHDL 设计文件：suber.vhd LIBRARY USE ieee.std_logic_1164.
ENTITY suber IS
port( x,y :
STD_LOGIC; sub_in :
STD_LOGIC; diffr :
STD_LOGIC; sub_out :
); END ARCHITECTURE scharch OF suber IS
component h_suber PORT(x : IN STD_LOGIC;
y : IN STD_LOGIC; diff : OUT STD_LOGIC;
s_out : OUT STD_LOGIC );
signal t0,t1,t2 :
STD_LOGIC; BEGIN
u1 : h_suber PORT MAP(x => x,
diff => t0,
s_out => t1); u2 : h_suber PORT MAP(x => t0,
y => sub_in,
diff => diffr,
s_out => t2); sub_out <= t1 OR t2; END; (2)略 (3)8位减法器 LIBRARY USE ieee.std_logic_1164.
ENTITY sub8 IS
std_logic_vector(7 downto 0); b :
std_logic_vector(7 downto 0); sin :
STD_LOGIC; sout :
STD_LOGIC; c :
std_logic_vector(7 downto 0)
); END sub8; ARCHITECTURE hdlarch OF sub8 IS
component suber
PORT(x : IN STD_LOGIC;
y : IN STD_LOGIC;
sub_in : IN STD_LOGIC;
diffr : OUT STD_LOGIC;
sub_out : OUT STD_LOGIC); signal stmp : std_logic_vector(8 downto 0); BEGIN
stmp(<= stmp(8); gensub : for i in 0 to 7 generate u1 : suber PORT y => b(i), MAP(x => a(i), sub_in => stmp(i),
diffr => c(i),
sub_out => stmp(i+1)); end；0) <= sout 第三章CPLD与FPGA的结构及应用 3.1
简述PLD的基本类型。 答：对于PLD产品，一般分为：基于乘积项（Product-Term）技术，EEPROM（或Flash）工艺的中小规模PLD，以及基于查找表（Look-Up table）技术，SRAM工艺的大规模PLD/FPGA。EEPROM工艺的PLD密度小，多用于5,000门以下的小规模设计，适合做复杂的组合逻辑，如译码。SRAM工艺的PLD(FPGA)，密度高，触发器多，多用于10,000门以上的大规模设计，适合做复杂的时序逻辑，如数字信号处理和各种算法。
Altera公司、Xilinx公司、Lattice公司有哪些器件系列？这些器件各有什么性能指标？并阐述主要性能指标的含义。 答：Altera公司、Xilinx公司、Lattice公司有CPLD器件系列、FPGA系列、ispLSI和pLSI逻辑器件系列。FPGA器件具有高密度、高速率、系列化、标准化、小型化、多功能、低功耗、低成本，设计 灵活方便，可无限次反复编程，并可现场模拟调试验证等特点。
CPLD的英文全称是什么？CPLD的结构主要由哪几部分组成？每一部分的作用如何？ 答：CPLD的英文全称是Complex Programmab1e Logic Device。CPLD的结构主要由 宏单元、可编程连线和I/O控制块三部分构成，宏单元是基本结构，可编程连线负责信号传递，连接所有的宏单元。I/O控制块负责输入输出的电气特性控制。 3.4 比较Altera公司的FLEX10K/8000系列。
列 FLEX10K 代表产品 EPF10K10 配置单元 SRAM SRAM 逻辑单元(FF) 2(4656) 最大用户 406 360 速度等级/ns 4 3 RAM/位 24 576
FLEX8000 EPF8050
3.5 概述FPGA器件的优点及主要应用场合。 答：FPGA器件具有高密度、高速率、系列化、标准化、小型化、 多功能、低功耗、低成本，设计灵活方便，可无限次反复编程，并可现场模拟调试验证等特点。DL程序，交付原供产商进行相同封装形式的掩模设计。
(3) 硬件仿真。由于FPGA是SRAM结构，且能提对于大规模的逻辑设计、ASIC设计或单片系统设计，则多采用FPGA。FPGA的使用途径主要有4个方面： （1）直接使用，即如CPLD那样直接用于产品的电路系统板上。 （2）间接使用，其方法是首先利用FPGA完成系统整机的设计，包括最后的电路板的定型，然后将充分检证的成功的设计软件，如VH供庞大的逻辑资源，因而适用于作各种逻辑设计的仿真器件。从这个意义上讲，FPGA本身即为开发系统的一部分。FPGA器件能用作各种电路系统中不同规模逻辑芯片功能的实用性仿真，一旦仿真通过，就能为系统配以相适应的逻辑器件。 (4) 专用集成电路ASIC设计仿真。对产品产量特别大，需要专用的集成电路，或是单片系统的设计，如CPU及各种单片机的设计，除了使用功能强大的EDA软件进行设计和仿真外，有时还有必要使用FPGA对设计进行硬件仿真测试，以便最后确认整个设计的可行性。 3.6
FPGA的英文全称是什么？FPGA的结构主要由哪几部分组成？每一部分的作用如何？ 答：FPGA的英文全称是Field Programmable Gate Array。FPGA的结构主要由可编程逻辑块（CLB）（主要由逻辑函数发生器、触发器、数据选择器等电路组成）、输入/输出模块（IOB）（主要由输入触发器、输入缓冲器和输出触发/锁存器、输出缓冲器组成，每个IOB控制一个引脚，它们可被配置为输入、输出或双向I/O功能。）及可编程互连资源（PIR）（由许多金属线段构成，这些金属线段带有可编程开关，通过自动布线实现各种电路的连接，从而实现FPGA内部的CLB和CLB之间、CLB和IOB之间的连接）等3种可编程电路和一个SRAM结构的配置存储单元组成。CLB是实现逻辑功能的基本单元，它们通常规则地排列成一个阵列，散布于整个芯片中；可编程输入/输出模块（IOB）主要完成芯片上的逻辑与外部引脚的接口，它通常排列在芯片的四周；可编程互连资源（PIR）包括各种长度的连线线段和一些可编程连接开关，它们将各个CLB之间或CLB与IOB之间以及IOB之间连接起来，构成特定功能的电路。
什么叫FPGA的配置模式？FPGA器件有哪几种配置模式？每种配置模式有什么特点？FPGA的配置流程如何？ 答：FPGA的配置模式是指FPGA用来完成设计时的逻辑配置（是指用户设计输入并编译后的数据配置文件，将其装入FPGA芯片内部的可配置存储器的过程，简称下载，只有经过逻辑配置后，FPGA才能实现用户所需要的逻辑功能）和外部连接方式。FPGA器件有5种配置模式，分别是主动串行配置模式，主动并行配置模式，外设配置模式，从动串行配置模式，菊花链配置模式。主动串行配置模式特点：选择主动串行模式时，需要附加一个外部串行存储器EPROM或PROM，事先将配置数据写入外部存储器。每当电源接通后，FPGA将自动地从外部串行PROM或EPROM中读取串行配置数据。主动并行配置模式特点：一般用EPROM做外部存储器，事先将配置数据写入EPROM芯片内，每当电源接通后FPGA将自动地从外部串行EPROM中读取配置数据。主动配置模式使用FPGA内部的一个振荡器产生CCLK来驱动从属器件，并为包含配置数据的外部EPROM生成地址及定时信号。外设配置模式特点：FGPA器件将作为一个微处理器的外设，配置数据由微处理器提供，在微处理器的写脉冲和片选信号的控制下对FPGA进行数据配置。从动串行配置模式特点：该模式为PC机或单片机系统加载FPGA配置数据提供了最简单的接口。菊花链配置模式特点：一种多芯片的配置信号连接方式。任何模式配置的LCA都支持菊花链。以主动模式配置的LCA可作为数据源，并可控制从属器件。FPGA的配置流程是：在FPGA的配置之前，首先要借助于FPGA开发系统，按某种文件格式要求描述设计系统，编译仿真通过后，将描述文件转换成FPGA芯片的配置数据文件。选择一种FPGA的配置模式，将配置数据装载到FPGA芯片内部的可配置存储器，FPGA芯片才会成为满足要求的芯片系统。FPGA的配置流程如图4.16所示，包括芯片初始化、芯片配置和启动等几个过程
三亿文库包含各类专业文献、外语学习资料、幼儿教育、小学教育、行业资料、各类资格考试、生活休闲娱乐、高等教育、30EDA技术课后参考答案(陈炳权,曾庆立)等内容。　
　北京:电子工业出版社.2012 [9] 陈炳权,曾庆立.EDA 技术及实例开发教程[M].湘潭:湘潭大学出版 社,2013 [10]林连冬,EDA 技术开放实验室教研型实验教学[M].... 　合肥:中国科学技术大学出版 社,2014 [9] 李俊.EDA 技术与 VHDL 编程[M].北京:电子工业出版社.2012 [10] 陈炳权,曾庆立.EDA 技术及实例开发教程[M].湘潭:... 　合肥:中国科学技术大学出版社,2014 [9] 李俊.EDA 技术与 VHDL 编程[M].北京:电子工业出版社.2012 [10] 陈炳权,曾庆立.EDA 技术及实例开发教程[M].湘潭:... 　合肥:中国科学技术大学出版 社,2014 [9] 李俊.EDA 技术与 VHDL 编程[M].北京:电子工业出版社.2012 [10] 陈炳权,曾庆立.EDA 技术及实例开发教程[M].湘潭:... 　合肥:中国科学技术大学出版 社,2014 [9] 李俊.EDA 技术与 VHDL 编程[M].北京:电子工业出版社.2012 [10] 陈炳权,曾庆立.EDA 技术及实例开发教程[M].湘潭:... 　合肥:中国科学技术大学出版 社,2014 [9] 李俊.EDA 技术与 VHDL 编程[M].北京:电子工业出版社.2012 [10] 陈炳权,曾庆立.EDA 技术及实例开发教程[M].湘潭:... 　合肥:中国科学技术大学出版 社,2014 [9] 李俊.EDA 技术与 VHDL 编程[M].北京:电子工业出版社.2012 [10] 陈炳权,曾庆立.EDA 技术及实例开发教程[M].湘潭:... 　合肥:中国科学技术大学出版 社,2014 [9] 李俊.EDA 技术与 VHDL 编程[M].北京:电子工业出版社.2012 [10] 陈炳权,曾庆立.EDA 技术及实例开发教程[M].湘潭:...}