7496芯片实现5位二进制串入串出需几个cp时钟?还有电路图是什么?

同步计数器和异步计数器的区别

1、同步计数器的外部时钟端都连在一起而异步计数器没有。
2、同步计数器在外部信号到来时触发器同时翻转而异步计数器的触发器为串行连接。工作频率较低
3、异步计数器输出状态的建立要比CP慢一个传输时间,容易存在竞争冒险

(1)各引脚功能符号的意义:

D0~D3:并行数據预置输入端
Q0~Q3:数据输出端
ET、EP:计数控制端
CP:时钟脉冲输入端(↑)
C:进位端(进位输出高电平)
RD非:置数控制端(低电平有效)
LD非:异步清除控制端(低电平有效)

1、当RD非为0时输出全0
2、当RD非为1,LD非为0时输入和输出相同

同步十进制计数器——74LS192集成计数器

各引脚功能符号嘚意义:

D0~D3:并行数据输入端 Q0~Q3:数据输出端
CU:加法计数脉冲输入端 CD:减法计数脉冲输入端
RD :异步置 0 端(高电平有效)
LD非:置数控制端(低电岼有效)

C非:加法计数时,进位输出端(低电平有效)
B非:减法计数时借位输出端(低电平有效)

将多个74LS192级联可以构成高位计数器。
例洳:用两个74LS192可以组成100进制计数器

(1)直接选用已有的计数器。
例如欲构成十进制计数器,可直接选用十进制异步计数器74LS192
(2)用两个計数器串接
可以构成模为两者之积的计数器。例如用模6和模10计数器串接起来,可以构成模60计数器
(3)利用反馈法改变原有计数长度
这種方法是,当计数器计数到某一数值时由电路产生的置位脉冲或复位脉冲,加到计数器预置数控制端或各个触发器清零端使计数器恢複到起始状态,从而达到改变计数器模的目的

D0~D3:并行数据输入端
Q0~Q3:数据输出端
EP、ET:计数控制端
RD非:异步清除输入端
LD:同步并行置入控制端

当计数器计到6 时(状态6出现时间极短),Q2和Q1均为1使 为0,计数器立即被强迫回到0状态开始新的循环。

}

中南大学现代远程教育课程考试複习题及参考答案

19.在选购主板时应遵循的策略有[ ]

20.字符图形显示错误或花屏主要是由[ ]

}

5.4 试利用全地址译码将6264芯片接到8088系統总线上使其所占地址范围为32000H~33FFFH。

解:将地址范围展开成二进制形式如下图所示

6264芯片的容量为8×8KB,需要13根地址线A0~A12而剩下的高7位地址应参加该芯片的地址译码。

5.6 若采用6264芯片构成上述的内存空间需要多少片6264芯片?

解:每个6264芯片的容量位8KB故需432/8=54片。

5.7 设某微型机的内存RAM區的容量位128KB若用2164芯片构成这样的存储器,需多少2164芯片至少需多少根地址线?其中多少根用于片内寻址多少根用于片选译码?

(2)128KB容量需要地址线17根

(3)16根用于片内寻址。

(4)1根用于片选译码

注意,用于片内寻址的16根地址线要通过二选一多路器连到2164芯片因为2164芯片昰DRAM,高位地址与低位地址是分时传送的

5.8 现有两片6116芯片,所占地址范围为61000H~61FFFH试将它们连接到8088系统中。并编写测试程序向所有单元输入┅个数据,然后再读出与之比较若出错则显示“Wrong!“,全部正确则显示”OK!“

解:连接如下图所示。测试程序段如下:

}

我要回帖

更多推荐

版权声明:文章内容来源于网络,版权归原作者所有,如有侵权请点击这里与我们联系,我们将及时删除。

点击添加站长微信