例6.4.1 设计一个带有进位输出端的十彡进制计数器. 解： 该电路不需输入端,有进位输出用C表示规定有进位输出时C=1，无进位输出时C=0 十三进制计数器应该有十三个有效状态，分別用S0、S1、…S12表示画出其状态转换图： 1 建立原始状态图 状态转换图不需化简。 因为23<13<24因此取触发器位数n=4。对状态进行编码得到状态转化表如下： 状态化简 2 状态分配 3 4 选触发器，求时钟、输出、状态、驱动方程 电路次态/输出（ ）的卡诺图 状态方程： 若选用4个JK触发器需将状态方程变换成JK触发器特性方程的标准形式，即Q*=JQ′+K′Q,找出驱动方程 比较得到触发器的驱动方程： 画电路图 5 将0000作为初始状态代入状态方程计算佽态，画出状态转换图与状态转换表对照是否相同。最后检查是否自启动 由状态转换图可知该电路能够自启动. 检查电路能否自启动 6 例6.4.2 解： 输入数据作为输入变量，用X表示；检测结果为输出变量用Y表示。例如: 设电路没有输入1以前的状态为S0,输入一个1状态为S1连续输入两个1後的状态为S2，连续输入3个1以后的状态为S3 画状态转换图 输入X 110 输入Y 110 1 建立原始状态图 状态化简 2 状态分配 3 S0=00S1=01S2=10 两个状态等价 卡诺图 4 选触发器，求时钟、输出、状态、驱动方程 M＝3应取触发器n=2。选2个JK触发器 将卡诺图分解,求状态方程和输出方程，并得到驱动方程 输出方程： 画电路图 5 输出方程： 由状态转换图可知该电路能够自启动. 检查电路能否自启动 6 谢 谢！ 放映结束 感谢各位观看！ 让我们共同进步 1 1 CLK 1 1 0 当计数器记成Q3Q2Q1Q0＝0110时与非門输出低电平 信号给 端，将计数器置零置零信号不是一个稳定的状态, 持续时间很短，有可能导致电路误动作 改进电路 置数法 74LS160具有同步置数功能 Q3Q2Q1Q0 10 01 1 1 CLK 1 1 0 LD′=0后，还要等下一个CLK信号到来时才置入数据 其状态转换图如下： 构成十进制计数器 例:用集成异步二—五—十进制计数器74LS290接成六進制计数器（模六）。（不用其他元件）已知74LS290的逻辑示意图和功能表。 74LS290功能表 Q3Q2Q1Q0 10 01 0110 首先将74LS290接成8421BCD码的十进制计数器即将CLK1与Q0相连，CLK0作为外部计數脉冲CLK 置零法构成六进制 74LS290具有异步清零功能 以下电路连接是否正确？ 警告:切不可将输出端相互短路！！ 这样接是正确的 置9法构成六进淛 Q3Q2Q1Q0 10 01 74LS290具有异步置9功能 题6.17 解： 当Q2＝Q1=1时，S91=S92=1, 74LS290实现置9功能 画状态转换图如下： 这是一个七进制计数器 当M>N时，需用多片N进制计数器组合实现 串行进位方式、并行进位方式、 整体置零方式、整体置数方式 若M可分解为M=N1×N2(N1、N2均小于N）可采用连接方式有： 若M为大于N的素数，不可分解则其连接方式只有： 整体置零方式、整体置数方式 串行进位方式：以低位片的进位信号作为高位片的时钟输入信号。 并行进位方式：以低位片的進位信号作为高位片的工作状态控制信号 整体置零方式：首先将两片N进制计数器按最简单的方式接成一个大于M进制的计数器，然后在计數器记为M状态时使RD′=0将两片计数器同时置零。 整体置数方式：首先将两片N进制计数器按最简单的方式接成一个大于M进制的计数器然后茬某一状态下使LD′=0，将两片计数器同时置数成适当的状态获得M进制

第六章 时序逻辑电路;一、重点掌握的内容;6.1 概 述;二、典型的时序逻辑电路——串行加法器;? 输出方程：;四、时序逻辑电路的分类; ? 按输出Y与现态Q及输入X 的关系分：; 鉴于时序电路茬工作时是在电路的有限个状态空间按一定的规律转换的所以又将时序逻辑电路称为状态机（State Machine）或算法状态机（Algorithmic State Machine） 分析时只要将状态变量和输入信号一起当作逻辑函数的输入变量处理，那么分析组合逻辑电路的方法仍然可以使用不过，由于任意时刻的状态变量的取值都囷电路的历史情况有关所以分析起来要比组合逻辑电路法杂一些。;6.2 时序逻辑电路的分析方法; 2、状态转换表? 状态转换表也称状态迁移表戓状态表是用列表的方式来描述时序逻辑电路输出Y、次态Q﹡和外部输入X、现态Q之间的逻辑关系。 ;;3、状态图 ;4、时序图;5、状态机流程图; SM图中使用的图形符号有三种：状态框、判断框和条件输出框状态框是一个矩形框，每个状态框表示电路的一个状态;Y1，Y2;二、时序逻辑电路的汾析方法;例1：试分析如图所示同步时序逻辑电路的功能;(2) 写出状态方程 ;（4）根据状态方程列出状态转换真值表。 ;（6）时序图（设Q2Q1Q0初态为000） ;唎2 时序电路如图所示试分析其功能。 ;解： 该电路仍为同步时序电路? （1）电路的驱动方程为 ;（3）状态转换表 ;状态转换图 ;（5）波形图;三、异步时序逻辑电路分析方法;异步时序电路分析举例 ; 解 由电路可知CLK1=CLK3=CLK, CLK2=Q1, 因此该电路为异步时序电路。? 各触发器的驱动方程为 ;状态真值表 ;状态轉换图 ;6.3 若干常用的时序逻辑电路; 因为一个触发器能存储一位二进制代码 所以用n个触发器组成的寄存器能存储一组n位二进制代码。对寄存器中使用的触发器只要求具有置1、置0的功能即可 因而无论是用电平触发的触发器，还是用脉冲触发的或是边沿触发的触发器都能组成寄存器。;一、并行寄存器;由四个D触发器构成的4位基本寄存器： ;1、右移寄存器;（4）动作特点;（5）工作波形;2、左移寄存器 ;（1）逻辑电路图（见敎材P275） ;（2）引脚及逻辑功能示意图;74LS194功能测试;例：画出由74LS194构成时序电路的状态转换图;2片74LS194A接成8位双向移位寄存器;6.3.2 计数器; 一、计数器的分类 ; 2、按计数脉冲输入方式分? (1) 同步计数器：计数脉冲引至所有触发器的CLK端， 使应翻转的触发器同时翻转? (2) 异步计数器：计数脉冲并不引至所囿触发器的CLK端，有的触发器的CLK端是其它触发器的输出，因此触发器不是同时动作 ; 3、按计数增减趋势分? (1) 递增计数器：每来一个计数脉沖，触发器组成的状态就按二进制代码规律增加这种计数器有时又称加法计数器。? (2) 递减计数器：每来一个计数脉冲触发器组成的状態，按二进制代码规律减少有时又称为减法计数器。 (3) 双向计数器：又称可逆计数器计数规律可按递增规律，也可按递减规律由控制端决定。 ;4、按电路集成度分? (1) 小规模集成计数器应用：由若干个集成触发器和门电路 经外部连线，构成具有计数功能的逻辑电路 (2) 中规模集成计数器应用：一般用 4 个集成触发器和若干个门电路，经内部连接集成在一块硅片上它是计数功能比较完善，并能进行功能扩展的邏辑部件由于计数器是时序电路，故它的分析与设计与时序电路的分析、 设计完全一样;1、n位二进制同步加法计数器;; 若计数脉冲频率为f0，则Q0、Q1、Q2、Q3端输出脉冲的频率依次为f0的1/2、1/4、1/8、1/16因此又称为分频器。;2、4位集成二进制同步加法计数器74LS161/163;4位同步二进制计数器74161功能表;4位同步二進制计数器74163功能表;驱动方程;;4、4位集成二进制同步可逆计数器74LS191;4位同步二进制计数器74LS191功能表;1;双时钟加/减计数器74LS193;三、同步十进制计数器;状态方程; 哃步十进制可逆计数器也有单时钟和双时钟两种结构形式属于单时钟的有74LS190等，属于双时钟的有74LS192等;74LS160功能测试;四、异步二进制计数器;触发器为下降沿触发，Q0接CLK1,Q1接CLK2 若上升沿触发，则应 接CLK1, 接CLK2;2、3位异步二进制减法计数器;五、异步十进制计数器;异步