采用FPGA直接接收FM信号通过定理，FPGA內部实现数字下变频，然后直接解调FM信号代码采用Verilog编写，设计采用自顶向下设计方式整个FPGA内部接收框图直观明显非常容易理解，不涉及任何IP内核下变频模块，模块主要采用cordic算法实现

整个设计fpga 资源消耗（见图）非常低，任何FPGA甚至是CPLD即可满足要求。（代码采用quartus13 编译如需在其它平台使用，只需要复制verilog文件编译即可低版本quartus直接重新编译选择自己的器件即可）

自己版本实现采用 的是altera的EP4C30CF23，AD公司 14位250MSPS AD9642（没必偠使用这么高采样率的AD能够达到90MSPS采用率即可），14位DA AD9744使用的是这个版本硬件，既提供这套硬件全部电路图和PCB版上还设计的有两片DDR2。

写茬最后这个应该完全可以胜任本科毕业论文硕士毕业论文了，也能为想学习无线通信的各位提供最为直观的实现依据减小需要通信的無线通信的难度。有了这个基础后期想实现GPS信号直接数字接收，电视信号接收都将不是问题