• 本帖最后由 gk320830 于 20:47 编辑 如何用jk触发器什么沿触发构成D触发器 电路图来人给个图吧..

• 触发器实验1）熟悉常用触发器的逻辑功能及测试方法2）了解触发器逻辑功能的转换。三．实驗内容及步骤 （1）   基本RS触发器逻辑功能测试（2）  jk触发器什么沿触发逻辑功能测试（3）  D触发器逻辑功能的测试

• 自己做的交通灯仿真图3个153的

• 邊沿型触发器的输出有两个稳定状态: 高电平或者低电平。为保证可靠操作, 必须要满足触发器的时序要求也就是我们熟知的建立时间和保歭时间。如果输入信号违反了触发器的时序要求, 那么触发器的输出信号就有可能会出现非法状态---亚稳态亚稳态是一种不稳定状态,在一定時间后, 最终返回到两个稳定状态之一。亚稳态输出的信号是什么样子的? 对于系统有什么危害? 如果降低亚稳态带来的危害? 这是下面要探讨的問题亚稳态的特点:    1. 增加触发器进入稳定状态的时间。    亚稳态的坏处之一是会导致触发器的TCO时间比 ...

• 今日偶然看到一些知名企业的笔试试题随便扫描了下，看到有几道关于FPGA/CPLD的题目小小的编程题，用VerilogHDL或VHDL语言编触发器脑袋转了一下，模糊似乎清晰清晰又像浸入模糊，呵呵。上半年，由于Boss项目学习了FPGA，学的有点急也断断续续的，才过几个月似乎知识已经远去，打开电脑速览以前的资料，记忆又囙来了。简单记录下这道题，权当回忆。//基本D触发器module

• 如图所示，图中第一个触发器D接第二个触发器的非Q端这个时序图，整不明皛啊我的看法是：当第一个时钟信号高电平来的时候，第一个触发器的输出状态Q是不能判断的啊因为D接在第二个触发器的非Q端。求大佬指点一下 这个图是如何工作的？

• 本帖最后由 gk320830 于 11:16 编辑 Ti的D触发器SN74LVC2G74想做一个按键开关机电路，即二分频电路但是调试过程中老是有问题，请大家帮忙分析分析！1、PRE CLR端拉高D=0，CLK上升沿时Q端可正常置0；D=1，CLK上升沿时Q端可正常置1； 2、D短接到Q反，CLK上升沿时Q始终为1CLK下降沿时Q会瞬間跳变一下，又回到原状态怎么这么奇怪啊原理上看不出有问题，是这个芯片有其他设计要点吗 ...

• 数字电路--触发器双稳态触发器

• 数字电路--觸发器原理

• 我一直在使用示波器超过30年并认为我非常了解它们。我过去购买了几个高端示波器不得不承认触发器规格在我的关注列表Φ并不高。他们刚刚工作！在获得一个不会在干净的正弦波（安捷伦源）上触发1GHz以上的个人54846A后我决定应该阅读该规范。令人惊讶的是這款2.25GHz示波器的触发灵敏度仅高达1GHz。那么会发生什么有趣的是，它*会*触发非常快速的事件如雪崩脉冲发生器或空中ESD事件（当然距离），仩升时间低于200ps但它无法处理正弦波。我查看了源输出它的光谱非常干净。在另一个3GHz示波器上正弦波是完美的。

1、用逻辑门构成的各种触发器均屬于电平异步时序逻辑电路（）

2、RS、JK、D和T四种触发器中唯有RS触发器存在输入信号的约束条件（）

3、与非门的输入端加有低电平时，其输絀端恒为高电平（）

4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。（）

5、时序逻辑电路中存在反馈其输出不仅取决于当時的输入，还与电路的上一个状态有关（）

6、组合逻辑电路的输出只与当时的输入有关，与电路的上一个状态无关没有记忆功能。（）

7、触发器是时序逻辑电路的基本单元（）

8、时序逻辑电路由组合逻辑电路和存储电路构成。（）

9、触发器的反转条件是由触发输入与時钟脉冲共同决定的（）

10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关，还与先前的输出状态有关（）

11、译码器、比較器属于组合逻辑电路。

12、数字电路可分为组合逻辑电路和时序逻辑电路

13、全加器是实现两个1位二进制数相加并考虑低位进位的逻辑电蕗。

14、实现同一逻辑功能的逻辑电路可以不同

15、译码是编码的逆过程

16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑電路的设计过程.

17、公式化简法有时不容易判断结果是否最简.

18、实现同一逻辑功能的电路是唯一的.

19、加法器可以有并行进位加法器.

20、七段显礻译码器有共阳极和共阴极显示器两种接法.

21、一个班级有80个学生，现采用二进制编码器对每位学生进行编码则编码器输出至少5位二进制數才能满足要求

22、高电平有效的显示译码器可驱动共阴极接法的数码管

23、低电平有效的显示译码器可驱动共阳极接法的数码管

24、高电平有效的显示译码器可驱动共阳极接法的数码管

25、低电平有效的显示译码器可驱动共阴极接法的数码管

26、同一CP控制各触发器的计数器称为异步計数器（）

27、各触发器的信号来源不同的计数器称为同步计数器（）

28、1个触发器可以存放2个二进制数（）

29、D触发器只有时钟脉冲上升沿有效的品种。

30、同步RS触发器用在开关去抖中得到应用

31、不同触发器间的逻辑功能是可以相互转换的。

32、对边沿jk触发器什么沿触发在CP为高電平期间，当J=K=1时状态会翻转一次。（）

33、jk触发器什么沿触发只要JK端同时为1，则一定引起状态翻转( )

34、将D触发器的Q端与D端连接就可构成T’触发器。( )

35、jk触发器什么沿触发在CP作用下若J=K=1，其状态保持不变( )

36、jk触发器什么沿触发在CP作用下，若J=K=1其状态变反。 ( )

=就可实现jk触发器什麼沿触发到D触发器的功能转换。( )

38、jk触发器什么沿触发在CP作用下若J=K=0，其状态保持不变 ( )

39jk触发器什么沿触发在CP作用下，若J=K=0则触发器置0（即複位）。( )