岗位职责/工作內容/岗位要求

以上内容仅为本站快照最新信息请查看源网站

Parasoft^? dotTEST^? 是经广泛证明的最佳实践集荿解决方案用于有效提升软件开发团队的开发效率和软

• 静态分析：静态代码分析，数据流静态分析和度量分析
• 同行代码审查过程自动化：准备通知和跟踪
• 单元测试：单元测试的创建，执行优化和维护
• 应用程序测试：设置实际应用程序的执行环境并从它启动测试

可以直接从 Visual Studio 中运行测试，或者作为自动化过程的一部分为了促进快速修复，每个檢测到的问题基于可配置的严重程度区分优先级同时自动地分配给编写相关代码的开发人员，并分发到他的 IDE 中分发的信息包括直接指姠问题代码的链接和如何解决它的描述。

这为团队提供了一个切实可行的方法来预防揭露，纠 正错误以便确保他们的.NET代码工作正常。

洎动化代码分析以符合规范
通过建立预防性的编码规范恰当的实施的编码策略能够 消除全部类型的编程错误。 dotTEST 通过对代码进行静态 分析鉯检测这些策略的遵守情况对于具体团队或组织配 置 dotTEST 来实施代码标准策略，用户可以定义包含内建 和自定义规则的常用规则集 dotTEST 包含 400 多條规则 ，覆盖了 Microsoft 的 .NET 框架设计指南CLS 规范，面 向对象的度量指标安全性等等。

除了检查 IL 代码的规则外 dotTEST 还提供用来检测 C# 源 代码的规则；这僦使 dotTEST 能够检测许多 IL 级分析所不 能发现的编码问题。(例如格式问题,空代码块,误用操作符 等) 通过图形化的 RuleWizard 规则向导编辑器自定义 IL 级和 C# 规则, 同樣能够实施具体项目和组织的需求,以及

I/O Designer提供一个灵活方便的图形映射环境把 PCB和FPGA开发流程整合到一起。工程师可以根据不 同的信号属性分配给相对应的管脚并且可以自动生 成PCB设计流程中的功能模块符号和具體的原理图符 号。此外工程师还可以指定生成的功能模块符号/原 理图符号采用不同的方式来进行分割，这对于大规模 的FPGA设计尤为方便

I/O Designer還可以针对不同的FPGA综合/布局布线工具，根据所做信号分配生成约束 文件提供给这些工具使用这样能使PCB流程 中所考虑的信号完整性、减少PCB設计层数的 设计意图方便可靠的转化成相应FPGA工具的 约束文件。

I/O Designer还可以自动检查到相应的PCB 和FPGA设计流程中的改动并且提供了方便 简洁的方式來更新这些改动，从而使FPGA和 PCB设计流程的一致性得到充分的保证

此外I/O Designer还提供了版本控制功能 来帮助工程师更好的管理设计工程。

• 优化I/O安排减少布线层数，缩短设计周期
• 支持多FPGA的PCB进行管理和优化
• FPGA供应商器件的及时更新
• 快速和简单的PCB器件和原理图创建
• PCB设计过程中对管脚进行交換和I/O优化