只要包含记忆元件的电路就是时序电路其基本单元是锁存器和触发器。

锁存器是电平控制数据输入触发器是脉冲边沿控制数据输入。
注意这两种元件嘚初态不确定性

置位和复位信号均无效时输出保持，哪个有效输出就是哪个不允许均有效（Q和Q非均为一，但一起跳為无效后会不确定）
由于电路存在传输时延，故要求置位和复位脉冲宽度最少需要两个门的延迟时间tw>2tpd${}_{}{}_{}$

在CP电平的有效期间内锁存器才能根据输入信号翻转CP无效时输出不变。

锁存器在微处理器中应用

• 属于电平触发对毛刺敏感，抗干扰能力差
• 不能异步复位，上电后处于不确定状态
• 使静态时序变得复杂，不利于设计可重用性
• 在可编程逻辑器件中需要更多资源。

提高了电路的抗干扰能力也可方便实现同步时序电路。

• 动态特性：D信号要在CP上沿提前两个门延迟时间送入（建立时间tset=2tpd${}_{}{}_{}$）CP之后还要一段时间才能能D变化送到输出（保持时间th=tpd${}_{}{}_{}$）。┅般对高电平要求大于三倍门延时低电平大于两倍（对于高电平触发）。
• 若D变化与CP触发沿同时到达会出现亚稳态一段波动之后回到之湔状态。
• 清零和置一不受时钟影响
• 典型应用：分频、计数。

时序逻辑电路一般由组合逻辑电路和存储電路两部分组成

• 状态转换表：用表格反映时钟作用下电路现态、输入和输出、次态之间关系。
  
对于电路中的某一个状态变量還可以用次态卡诺图来表示。

时序逻辑电路的分析与设计

• 分析：电路图-特征方程-次态卡诺图-状态转换图、表、時序图-逻辑功能
• 设计：逻辑功能-状态转换图-选触发器-状态转换表-次态卡诺图-方程-电路图-功能和自启动检查
  

分为同步计数器和异步计数器（按时钟输入方式）、二进制计数器和十进制计数器

• 同步级联：将CO作为高一级的使能端
• 异步级联：将CO作为高一级的时鍾端
  

控制端若是异步操作，取最后一个状态之后的那个无效状态为反馈状态

用来存储二进制数据的逻辑器件。