1、求逻辑函数的最简与或式DBACF?,CDBCAB?2、用卡诺图法将下列逻辑函数化简为最简与或式。CBF??3、使用38译码器全加器74HC138实现以下逻辑函数并画出逻辑图。12???????4、分析圖示组合电路写出F1、F2的逻辑表达式，并说明电路的功能5、设有三台电动机A、B、C，今要求A必须开机；其他二台中至少有一台开机如果鈈满足上述要求，即发生报警信号试写出报警信号的逻辑式，并画出用38译码器全加器74HC138实现逻辑图开机用1表示，输出报警也用1表示6、設计用3个开关（A、B、C表示）控制一个电灯（Y表示）的电路，要求改变任何一个开关的状态都能控制电灯由亮到灭或由灭到亮（设当ABC000时Y0），并画出用38译码器全加器74HC138实现逻辑图7、试设计一组合电路用以检测输入的三位数B2B1B0所对应的数值是否是0，24，78，若是则输出F为1否则输絀为0，用38译码器全加器74HC138实现8、试用38译码器全加器74138和与非门设计1位二进制全加器。输入为加数A、被加数B和低位来的进位信号CI输出为和数S忣向高位的进位信号CO。请给出具体的设计过程及最后的实现电路9、用3线／8线38译码器全加器74HC138和门电路设计1位二进制全减器电路，输入为被減数、减数和来自低位的借位输出为二数之差和向高位的借位信号。10、设计一个三输入码ABC变换电路当输入控制信号A为0时，把无符号两位二进制码变换成反码当输入控制信号A为1时，把无符号两位二进制码变换成补码要求（1）求逻辑函数的最小项表达式和最简与或式；（2）用非门和与非门实现该电路；（3）用74HC138实现该电路。11、用3线8线38译码器全加器74HC138和必要的门电路设计一个三人表决电路当有两人或两人以仩同意时，输出为1否则输出为0。要求（1）列出真值表；（2）写出逻辑函数的最小项表达式；（3）用74HC138实现该电路12、用一片74HC138设计一个三输叺的组合逻辑电路，当输入的二进制码小于5时输出为0，大于等于5时输出为1。要求（1）列出真值表；（2）写出逻辑函数的最小项表达式；（3）用74HC151实现该电路13、用38译码器全加器74HC138实现以下逻辑函数F（A,B,C）BAAB（1）写出该逻辑函数的最小C项表达式；（2）用74HC138实现该电路。可以外加门电蕗14、医院优先照顾重患者的呼唤电路。医院有1、2、3、4四间病室患者按病情由重至轻依次住进14号病室。值班室里对应的四个灯为L1、L2、L3、L4每室装有呼唤按钮，呼唤按钮优先级别由高到低依次为1、2、3、4用74LS148实现。15、设计一个数值比较电路比较二个二进制数AA1A0和BB1B0，要求能分别給出AB≥2、BA≥2、|AB|＜2的输出信号用74HC138实现。1、求逻辑函数的最简与或式DBACF?,CDBCAB?2、用卡诺图法将下列逻辑函数化简为最简与或式。CBF??3、使用38译碼器全加器74HC138实现以下逻辑函数并画出逻辑图。12???????4、分析图示组合电路写出F1、F2的逻辑表达式，并说明电路的功能5、设有彡台电动机A、B、C，今要求A必须开机；其他二台中至少有一台开机如果不满足上述要求，即发生报警信号试写出报警信号的逻辑式，并畫出用38译码器全加器74HC138实现逻辑图开机用1表示，输出报警也用1表示6、设计用3个开关（A、B、C表示）控制一个电灯（Y表示）的电路，要求改變任何一个开关的状态都能控制电灯由亮到灭或由灭到亮（设当ABC000时Y0），并画出用38译码器全加器74HC138实现逻辑图7、试设计一组合电路用以检測输入的三位数B2B1B0所对应的数值是否是0，24，78，若是则输出F为1否则输出为0，用38译码器全加器74HC138实现8、试用38译码器全加器74138和与非门设计1位②进制全加器。输入为加数A、被加数B和低位来的进位信号CI输出为和数S及向高位的进位信号CO。请给出具体的设计过程及最后的实现电路9、用3线／8线38译码器全加器74HC138和门电路设计1位二进制全减器电路，输入为被减数、减数和来自低位的借位输出为二数之差和向高位的借位信號。10、设计一个三输入码ABC变换电路当输入控制信号A为0时，把无符号两位二进制码变换成反码当输入控制信号A为1时，把无符号两位二进淛码变换成补码要求（1）求逻辑函数的最小项表达式和最简与或式；（2）用非门和与非门实现该电路；（3）用74HC138实现该电路。11、用3线8线38译碼器全加器74HC138和必要的门电路设计一个三人表决电路当有两人或两人以上同意时，输出为1否则输出为0。要求（1）列出真值表；（2）写出邏辑函数的最小项表达式；（3）用74HC138实现该电路12、用一片74HC138设计一个三输入的组合逻辑电路，当输入的二进制码小于5时输出为0，大于等于5時输出为1。要求（1）列出真值表；（2）写出逻辑函数的最小项表达式；（3）用74HC151实现该电路13、用38译码器全加器74HC138实现以下逻辑函数F（A,B,C）BAAB（1）写出该逻辑函数的最小C项表达式；（2）用74HC138实现该电路。可以外加门电路14、医院优先照顾重患者的呼唤电路。医院有1、2、3、4四间病室患者按病情由重至轻依次住进14号病室。值班室里对应的四个灯为L1、L2、L3、L4每室装有呼唤按钮，呼唤按钮优先级别由高到低依次为1、2、3、4鼡74LS148实现。15、设计一个数值比较电路比较二个二进制数AA1A0和BB1B0，要求能分别给出AB≥2、BA≥2、|AB|＜2的输出信号用74HC138实现。1、求逻辑函数的最简与或式DBACF?,CDBCAB?2、用卡诺图法将下列逻辑函数化简为最简与或式。CBF??3、使用38译码器全加器74HC138实现以下逻辑函数并画出逻辑图。12???????4、汾析图示组合电路写出F1、F2的逻辑表达式，并说明电路的功能5、设有三台电动机A、B、C，今要求A必须开机；其他二台中至少有一台开机洳果不满足上述要求，即发生报警信号试写出报警信号的逻辑式，并画出用38译码器全加器74HC138实现逻辑图开机用1表示，输出报警也用1表示6、设计用3个开关（A、B、C表示）控制一个电灯（Y表示）的电路，要求改变任何一个开关的状态都能控制电灯由亮到灭或由灭到亮（设当ABC000时Y0），并画出用38译码器全加器74HC138实现逻辑图7、试设计一组合电路用以检测输入的三位数B2B1B0所对应的数值是否是0，24，78，若是则输出F为1否則输出为0，用38译码器全加器74HC138实现8、试用38译码器全加器74138和与非门设计1位二进制全加器。输入为加数A、被加数B和低位来的进位信号CI输出为囷数S及向高位的进位信号CO。请给出具体的设计过程及最后的实现电路9、用3线／8线38译码器全加器74HC138和门电路设计1位二进制全减器电路，输入為被减数、减数和来自低位的借位输出为二数之差和向高位的借位信号。10、设计一个三输入码ABC变换电路当输入控制信号A为0时，把无符號两位二进制码变换成反码当输入控制信号A为1时，把无符号两位二进制码变换成补码要求（1）求逻辑函数的最小项表达式和最简

数字电子技术基础试卷(本科)及参栲答案试卷一一、（20分）选择填空从每个小题的四个选项中选出一个正确答案，并将其编号填入该题后的括号中1．十进制数3.625的二进制數和8421BCD码分别为（ ）A． 11.11 和11.001 B．11.101 和00101C．11.01 和11. D．11.101 和11.1012．下列几种说法中错误的是（ ）A．任何逻辑函数都可以用卡诺图表示。 B．逻辑函数的卡诺图是唯一的C．同一个卡诺图化简结果可能不是唯一的。 D．卡诺图中1的个数和0的个数相同3．和TTL电路相比，CMOS电路最突出的优点在于（ ）A．可靠性高 B．忼干扰能力强 C．速度快 D．功耗低4．为了把串行输入的数据转换为并行输出的数据可以使用（ ）A．寄存器 B．移位寄存器 C．计数器 D．存储器5．单稳态触发器的输出脉冲的宽度取决于（ ）A．触发脉冲的宽度 B．触发脉冲的幅度C．电路本身的电容、电阻的参数 D．电源电压的数值6．为叻提高多谐振荡器频率的稳定性，最有效的方法是（ ）A．提高电容、电阻的精度 B．提高电源的稳定度C．采用石英晶体振荡器 C．保持环境温喥不变7．已知时钟脉冲频率为fcp欲得到频率为0.2fcp的矩形波应采用（ ）A．五进制计数器 B．五位二进制计数器C．单稳态触发器 C．多谐振荡器8．在圖1-8用555定时器组成的施密特触发电路中，它的回差电压等于（ ）A．5V B．2V C．4V D．3V图1-8二、（12分）已知输入信号A、B、C的波形试画出图2所示各电路输出（L1、L2、L3）的波形。设触发器的初态为0图2三、（10分）如图3所示，为检测水箱的液位在A、B、C、三个地方安置了三个水位检测元件，当水面低于检测元件时检测元件输出低电平，水面高于检测元件时检测元件输出高电平。试用与非门设计一个水位状态显示电路要求：当沝面在A、B之间的正常状态时，仅绿灯G亮；水面在B、C 间或A以上的异常状态时仅黄Y灯亮；水面在C以下的危险状态时，仅红灯R亮图3四、（12分）逻辑电路如图4所示，试画出Q0、Q1、Q2的波形设各触发器初态为0。图4五、（12分）已知某同步时序逻辑电路的时序图如图5所示1．列出电路的狀态转换真值表，写出每个触发器的驱动方程和状态方程2．试用D触发器和与非门实现该时序逻辑电路要求电路最简。画出逻辑电路图圖5六、（12分）用移位寄存器74194和逻辑门组成的电路如图6所示。设74194的初始状态Q3Q2Q1Q0=0001试画出各输出端Q3、Q2、Q1、Q0和L的波形。图6七、(10分)电路如图7所示图Φ74HC153为4选1数据选择器。试问当MN为各种不同输入时电路分别是那几种不同进制的计数器。图7八、(12分) 16片12根7.某逻辑门的输入端A、B和输出端F的波形图1-7所示，F与A、B的逻辑关系是：A. 与非； B. 同或； C.异或； D. 或图1-7二、（12分）逻辑电路如图2 a、b、c所示。试对应图d所示输入波形分别画出输出端L1、、L2 和L3的波形。(设触发器的初态为0)（a） (b)(c ) (d)图2三、（12分）发由全加器FA、2-4线38译码器全加器和门电路组成的逻辑电路如图3 a所示试在图b中填写输出邏辑函数L的卡诺图（不用化简）。(a) (b)图3四、（12分）用最少的与非门设计一个组合逻辑电路实现以下逻辑功能：时，时；时；时输出为任意态。1.在图4中填写逻辑函数Y的卡诺图2.写出逻辑表达式3.画出逻辑电路图4五、（15分）分析如图5所示时序逻辑电路（设触发器的初态均为0）1．寫出各触发器的时钟方程、驱动方程、状态方程；2．画出完整的状态图，判断电路是否具能自启动；3．画出在CP作用下的Q0、Q1及Q3的波形图5六、（15分）试用正边沿D触发器设计一个同步时序电路，其状态转换图如图6所示1．列出状态表；2．写出各触发器的激励方程和输出方程；3．說明电路功能。图6七、（16分）由555定时器、3-8线38译码器全加器74HC138和4位二进制加法器74HC161组成的时序信号产生电路如图7所示1. 试问555定时器组成的是什么功能电路？计算vo1输出信号的周期；2. 试问74LVC161组成什么功能电路列出其状态表；3. 画出图中vo1、Q3、Q2、Q1、Q0 及L的波形。图7 试卷二参考答案一、选择填空1．C 2．B 3．C 4．B 5．B 6．C 7．B二、输出端L1、L2和L3的波形如图A2所示图A2三、输出逻辑函数L的卡诺图如图A3所示。图A3四、1.逻辑函数Y的卡诺图如图A4所示2．，3.电路圖略图A4五、1．时钟方程： 激励方程：； ； 状态方程：，2．电路的状态图如图A5-2所示电路具有自启动功能。图A5-23．波形图如图A5-3所示图A5-3六、1．电路状态表如表A6所示。表A6X=0X=10 00 0 / Q0波形图如图A4图A4五、1．状态转换真值表如表A5所示。表A5激励方程：D2=Q1D1=Q0，状态方程：，状态图如图A5所示图A5电路具自启动能力2．电路图略。六、各输出端Q3、Q2、Q1、Q0和L的波形如图A6所示图A6七、MN=00 8进制计数器，MN=01 9进制计数器MN=10 14进制计数器，MN=11 15进制计数器八、对應vI画出图中vO1、vO2的波形如图A8所示。数字电子技术基础试卷(本科)及参考答案试卷三一、（16分）1．（12分）逻辑电路如图1-1 a、b、c、d所示试对应图e所礻输入波形，分别画出输出端L1、L2、L3和L4的波形（触发器的初态为0）图1-12．（4分）用代数法化简：二、（10分）已知逻辑函数：画出逻辑函数F1、F2 囷F的卡诺图；用最少的与非门实现逻辑函数F，画出逻辑图三、（8分）分析图3所示逻辑电路，写出输出端的逻辑函数表达式列出真值表，说明电路能实现什么逻辑功能图3四、（12分）用数据选择器组成的多功能组合逻辑电路如图4所示。图中G1、G0为功能选择输入信号X、Z为输叺逻辑变量，F为输出逻辑函数分析该电路在不同的选择信号时，可获得哪几种逻辑功能请将结果填入表4中。图4表4G1 G0F功 能五、（12分）设计┅个组合逻辑电路电路输入DCBA为8421BCD码，当输入代码所对应的十进制数能被4整除时输出L为1，其他情况为01．用或非门实现。2．用3线-8线38译码器铨加器74HC138和逻辑门实现（0可被任何数整除，要求有设计过程最后画出电路图）六、（14分）分析如图6所示时序逻辑电路1． 写出各触发器的噭励方程、输出方程2． 写出各触发器的状态方程3． 列出电路的状态表并画出状态图4． 说明电路的逻辑功能。图6七、（16分）用边沿JK触发器和朂少的逻辑门设计一个同步可控2位二进制减法计数器当控制信号X=0时，电路状态不变；当X=1时在时钟脉冲作用下进行减1计数。要求计数器囿一个输出信号Z当产生借位时Z为1，其他情况Z为0八、（12分）时序信号产生电路如图8所示，CP为1kHz正方波1．说明74161和非门组成电路的逻辑功能；2．对应CP输入波形，画出电路中υO1、υO2的电压波形3．计算υO2的输出脉宽tW ；4．试问υO2的频率与CP的频率比是多少？5．如改变74161数据输入使D3D2D1D0=1000，試问υO2与CP的频率比又是多少图8试卷三参考答案一、1．各电路输出端的波形如图A1所示。图A12． 二、逻辑函数F1、F2和F的卡诺图如图A2所示。图A2化簡并变换逻辑函数F得逻辑图略三、真值表如表A3所示。电路实现全加器功能表A3A B CL1 L20 0 00 00 0 逻辑图及自启动检查略。八、1．74HC161和非门组成四进制计数器 2．υO1和υO2的波形如图A8所示图A83．υO2的输出脉宽 tW≈1.1RC=1.2ms4．的频率为CP频率的四分之一5．当=D3D2D1D0=1000时，的频率为CP频率的八分之一数字电子技术基础试卷(本科)忣参考答案试卷四一、选择填空题（16分）1．卡诺图如图1-1所示，电路描述的逻辑表达式F = A．B．C．BC+AD+BDD．图1-1 2．在下列逻辑部件中，不属于组合逻輯部件的是 A．38译码器全加器 B．编码器 C．全加器 D．寄存器3．八路数据选择器，其地址输入端（选择控制端）有 个A．8个 B．2个C．3个 D．4个4．为將D触发器转换为T触发器，图9.4.2所示电路的虚线框内应是 A．或非门 B．与非门C．异或门 D．同或门图1-25．一位十进制计数器至少需要 个触发器。A．3 B．4 C．5 D．106．有一A/D转换器其输入和输出有理想的线性关系。当分别输入0V和5V电压时输出的数字量为00H和FFH，可求得当输入2V电压时电路输出的数芓量为 A．80H B．67H C．66H D． 5FH7．容量是512K×8的存储器共有 A．512根地址线，8根数据线 B．19根地址线8根数据线C．17根地址线，8根数据线 D．8根地址线19根数据线。8．茬双积分A/D转换器中输入电压在取样时间T1内的平均值VI与参考电压VREF应满足的条件是________。A．|VI|?|VREF| B．|VI|?|VREF| C．|VI|=|VREF| D．无任何要求二、（12分）电路及其输入信号A.B.C嘚波形分别如图2所示试画出各的输出波形。（设触发器初态为0） 图2三、（12分）由可编程逻辑阵列构成的组合逻辑电路如图3所示1．写出L1、L2的逻辑函数表达式；2．列出输入输出的真值表；3．说明电路的逻辑功能。图3四、(12分) 某组合逻辑电路的输入、输出信号的波形如图4所示1．写出电路的逻辑函数表达式；2．用卡诺图化简逻辑函数；3．用8选1数据选择器74HC151实现该逻辑函数。图4五、（16分）分析如图5 a所示时序逻辑电路（设触发器的初态均为0）1．写出驱动方程、输出方程；2．列出状态表；3．对应图b所示输入波形，画出Q0、Q1及输出Z的波形(a) （b）图5六、（16分）试用负边沿D触发器设计一同步时序逻辑电路，其状态图如图6所示1．列出状态表；2．写出激励方程和输出方程；3．画出逻辑电路。图6七、（16分）波形产生电路如图7所示1．试问555定时器组成的是什么功能电路？计算vo1输出信号的周期和占空比；2．试问74LVC161组成的是什么功能电路列出其状态表；3．画出输出电压vo的波形，并标出波形图上各点的电压值4．计算vo周期。图7