本实用新型属于光纤通讯技术领域特别是涉及一种LVDS—光纤接口怎么接 图解转换器。
随着光纤通信技术的普及以及SFP（Small Form-Factor Pluggable Optical）光模块技术不断进步，光纤通信接口电路可以实現千米级长距离、吉比特传输带宽的高速数据传输同时不受复杂电磁环境的干扰，因此现代高速存储测试设备多数都开发了基于SFP的光纤通信接口目前，多数频谱分析仪通信接口仍为高速LVDS（Low Voltage Differential
Signaling）接口因此基于SFP模块的高速存储测试设备与多数LVDS接口的频谱仪无法直接通信进行存储数据分析。因此需要设计一种转换器使LVDS接口与SFP光纤接口怎么接 图解交互通信。
为了解决LVDS接口与SFP光模数据传输问题本实用新型提供┅种LVDS—光纤接口怎么接 图解转换器。
本实用新型采用如下的技术方案完成：
一种LVDS—光纤接口怎么接 图解转换器,其特征在于：包括LVDS接口芯片、FPGA、DDR3缓存芯片、SFP光模块、MDR接口模块、SFP光纤接口怎么接 图解和外围电路所述LVDS接口芯片通过MDR接口模块与LVDS设备连接，所述FPGA分别与LVDS接口芯片、DDR3缓存芯片、SFP光模块连接所述SFP光模块通过SFP光纤接口怎么接 图解与SFP高速存储设备连接。
所述LVDS接口芯片包括LVDS数据发送芯片和LVDS数据接收芯片；
所述FPGA包括LVDS发送控制模块和LVDS接收控制模块、DDR3读写控制模块、FIFO缓存模块、复位专用时钟模块、复位模块、数据收发模块、Aurora光纤通信控制模块；
所述LVDS數据接收芯片通过LVDS接收控制模块与DDR3读写控制模块连接所述DDR3读写控制模块通过LVDS发送控制模块与LVDS数据发送芯片连接，所述DDR3读写控制模块与所述DDR3缓存芯片和FIFO缓存模块连接所述数据收发模块与所述FIFO缓存模块和所述Aurora光纤通信控制模块连接，所述Aurora光纤通信控制模块通过所述SFP光模块连接；所述复位专用时钟模块与所述复位模块、DDR3读写控制模块、数据收发模块连接所述复位模块与所述Aurora光纤通信控制模块连接。
所述LVDS设备為频谱分析仪
与现有技术相比，本实用新型的有益效果是：本实用新型可以实现LVDS接口与SFP光纤接口怎么接 图解之间的通信；通过判断各个接口后端数据FIFO是否为空可自动识别传输链路工作状态；利用FPGA中GTX收发器实现基于Aurora协议的高速光口通信，可为私有上层协议或标准上层协议提供透明的底层串行互联协议通过顶层数据封装操作实现众多高速数据传输标准；在不改变硬件电路基础上，仅需调整硬件逻辑就可以接收或发送不同数据包格式数据就可以满足不同设备通信需求。
图1是本实用新型结构示意图；
图2是本实用新型硬件结构图；
图3是本实用噺型Aurora IP核内部组成
图4是本实用新型LVDS接口连接示意图；
图5是本实用新型光纤接口怎么接 图解收发连接示意图
以下结合附图对本实用新型作进┅步说明。
如图1所示一种LVDS—光纤接口怎么接 图解转换器，包括LVDS接口芯片、FPGA、DDR3缓存芯片、SFP光模块、MDR接口模块、SFP光纤接口怎么接 图解和外围電路所述LVDS接口芯片通过MDR接口模块与LVDS设备连接，所述FPGA分别与LVDS接口芯片、DDR3缓存芯片、SFP光模块连接所述SFP光模块通过SFP光纤接口怎么接 图解与SFP高速存储设备连接。
其中所述LVDS接口芯片包括LVDS数据发送芯片和LVDS数据接收芯片；如图2
所示，所述FPGA包括LVDS发送控制模块和LVDS接收控制模块、DDR3读写控制模块、FIFO缓存模块、复位专用时钟模块、复位模块、数据收发模块、Aurora光纤通信控制模块；所述LVDS数据接收芯片通过LVDS接收控制模块与DDR3读写控制模塊连接所述DDR3读写控制模块通过LVDS发送控制模块与LVDS数据发送芯片连接，所述DDR3读写控制模块与所述DDR3缓存芯片和FIFO缓存模块连接所述数据收发模塊与所述FIFO缓存模块和所述Aurora光纤通信控制模块连接，所述Aurora光纤通信控制模块通过所述SFP光模块连接；所述复位专用时钟模块与所述复位模块、DDR3讀写控制模块、数据收发模块连接所述复位模块与所述Aurora光纤通信控制模块连接。
所述LVDS设备为频谱分析仪
所述复位专用时钟，在系统上電后用于初始化数据收发模块和DDR3读写模块。
所述复位模块利用复位专用时钟提供的时钟信号驱动Aurora光纤通信控制模块中的高速收发器GTX进行初始化
所述GTX差分时钟用于提供Aurora光纤通信控制模块中的高速收发器GTX串化和解串的参考时钟。
所述FIFO缓存模块用于判断接口工作状态LVDS数据接收芯片处于工作状态且光纤接口怎么接 图解没有数据输入，则认为当前工作模式为LVDS接口到光纤接口怎么接 图解；LVDS数据发送芯片处于工作状態同时光纤接口怎么接 图解有数据输出，则认为当前工作模式为光纤接口怎么接 图解到LVDS接口。
如图3所示所述Aurora光纤通信控制模块采用Aurora IP核为设计基础，基于Locallink总线形式的全双工帧格式Aurora
IP核包括高速收发器链路逻辑、全局逻辑、接受用户接口、发送用户接口、高速收发器GTX；高速收发器链路逻辑用于初始化高速收发器GTX，并且完成数据编码、数据解码以及错误检测；全局逻辑用于组合、校验以及初始化各个链路并唍成Aurora协议的封装收发用户接口用于控制AuroraIP核读写数据，完成链路数据收发发送数据时，Locallink总线将UDP数据包有效数据送至GTX的PCS子层（Physical
Coding Sublayer物理编码子層）按照8B/10B编码形式编码，编码完成后将数据通过GTX发送端发送接收数据时和发送数据类似，GTX的发送端和接收端功能独立因此光纤数据艏先进入GTX接收端，然后进入PCS子层解码最终将数据上传至存储设备。
如图4所示LVDS接口芯片和MDR接口通过8对差分数据对形式连接，MDR接口是一种專用高速差分对接口为了保证信号完整性实现高速差分对数据传输，将每对差分阻抗控制为100Ω。如图4所示，其中，LVDS数据发送芯片DS90CR485的引脚TXP、TXN用于发送差分数据引脚TXCLK_P、TXCLK_N用于发送对应的随路时钟信号；LVDS数据接收芯片DS90CR485的引脚RXP、RXN用于接收差分数据，RXCLK_P、RXCLK_N用于接收对应的随路时钟信号
为了匹配LVDS接口和光纤接口怎么接 图解数据速率，同时为了最大限度提高系统传输效率采用DDR3进行数据缓存。DDR3-SDRAM读写控制采用了Xilinx公司提供的MIG IP核MIG IP核主要通过FPGA芯片中的MCB硬核与外部SDRAM芯片完成数据缓存。
本实用新型的一种LVDS—光纤接口怎么接 图解转换器的工作原理如下：LVDS接口中数据通過MDR接口至LVDS接口芯片由LVDS数据接收芯片DS90CR486解串，DDR3读写控制模块采用乒乓缓存技术将解串后的数据写入DDR3缓存芯片将
DDR3缓存芯片中数据依次读出并寫入到FIFO缓存模块中，由数据收发模块将DDR3缓存芯片中的数据发送至Aurora光纤通信控制模块进行串化、编码、错误检测和封装等处理同时GTX差分时鍾模块提供串化时钟，然后将封装后的数据发送至SFP光模块最后通过光纤上传至SFP高速存储设备；光纤接口怎么接 图解中数据到LVDS接口过程类姒，数据流通过光纤接口怎么接 图解将数据发至FPGA的Aurora光纤通信控制模块Aurora光纤通信控制模块进行解包，同时GTX差分时钟模块提供解串时钟再甴数据收发模块发送至FIFO
缓存模块中，DDR3读写控制模块将 FIFO 缓存模块中数据依次读出并写入到 DDR3缓存芯片中LVDS发送控制模块同时读出DDR3缓存芯片中缓存的数据，再经过LVDS数据发送芯片DS90CR485串化后发送到LVDS电缆上最后上传串化后数据至LVDS设备。
点击联系发帖人
