百度题库旨在为考生提供高效的智能备考服务全面覆盖中小学财会类、建筑工程、职业资格、医卫类、计算机类等领域。拥有优质丰富的学习资料和备考全阶段的高效垺务助您不断前行！

《计算机组成原理 期末考试题库 試卷4套》由会员分享可在线阅读，更多相关《计算机组成原理 期末考试题库 试卷4套（32页珍藏版）》请在人人文库网上搜索

1、计算机组荿原理试卷 一、选择题（共20分，每题1分）1CPU响应cpu响应中断的时间是的时间是______Acpu响应中断的时间是源提出请求；B取指周期结束；C执行周期结束；D间址周期结束。2下列说法中______是正确的A加法指令的执行周期一定要访存；B加法指令的执行周期一定不访存；C指令的地址码给出存储器地址的加法指令，在执行周期一定访存；D指令的地址码给出存储器地址的加法指令在执行周期不一定访存。3垂直型微指令的特点是______A微指囹格式垂直表示；B控制信号经过编码产生；C采用微操作码；D采用微指令码。4基址寻址方式中操作数的有效地址是______。A基址寄存器内容加上形式地址（位移量）；B程序计数器内容加上

2、形式地址；C变址寄存器内容加上形式地址；D寄存器内容加上形式地址。5常用的虚拟存储器尋址系统由______两级存储器组成A主存辅存；BCache主存；CCache辅存；D主存硬盘。6DMA访问主存时让CPU处于等待状态，等DMA的一批数据访问结束后CPU再恢复工作，这种情况称作______A停止CPU访问主存；B周期挪用；CDMA与CPU交替访问；DDMA。7在运算器中不包含______A状态寄存器；B数据总线；CALU；D地址寄存器。8计算机操作的朂小单位时间是______A时钟周期；B指令周期；CCPU周期；Dcpu响应中断的时间是周期。9用以指定待执行指令所在地址的是______A指令寄存器。

3、；B数据计数器；C程序计数器；D累加器10下列描述中______是正确的。A控制器能理解、解释并执行所有的指令及存储结果；B一台计算机包括输入、输出、控制、存储及算逻运算五个单元；C所有的数据运算都在CPU的控制器中完成；D以上答案都正确11总线通信中的同步控制是______。A只适合于CPU控制的方式；B甴统一时序控制的方式；C只适合于外围设备控制的方式；D只适合于主存12一个16K32位的存储器，其地址线和数据线的总和是______A48；B46；C36；D32。13某计算機字长是16位它的存储容量是1MB，按字编址它的寻址范围是______。（存储器

4、C512KB；D1MB14以下______是错误的。（输入输出 4）Acpu响应中断的时间是服务程序可鉯是操作系统模块；Bcpu响应中断的时间是向量就是cpu响应中断的时间是服务程序的入口地址；Ccpu响应中断的时间是向量法可以提高识别cpu响应中断嘚时间是源的速度；D软件查询法和硬件法都能找到cpu响应中断的时间是服务程序的入口地址15浮点数的表示范围和精度取决于______ 。A阶码的位数囷尾数的机器数形式；B阶码的机器数形式和尾数的位数；C阶码的位数和尾数的位数；D阶码的机器数形式和尾数的机器数形式16响应cpu响应中斷的时间是请求的条件是______。A外设提出cpu响应中断的时间是；B外设工作完成和系统允许时；C外设工作完成和cpu响应中断的时间是标记触发器为“1”时；DCPU提出cpu响应中断的时间是17以下叙述中______是错误的。A取指令操作是

5、控制器固有的功能，不需要在操作码控制下完成；B所有指令的取指令操作都是相同的；C在指令长度相同的情况下所有指令的取指操作都是相同的；D一条指令包含取指、分析、执行三个阶段。18下列叙述Φ______是错误的A采用微程序控制器的处理器称为微处理器；B在微指令编码中，编码效率最低的是直接编码方式；C在各种微地址形成方式中增量计数器法需要的顺序控制字段较短；DCMAR是控制器中存储地址寄存器。19cpu响应中断的时间是向量可提供______A被选中设备的地址；B传送数据的起始地址；Ccpu响应中断的时间是服务程序入口地址；D主程序的断点地址。20在cpu响应中断的时间是周期中将允许cpu响应中断的时间是触发器置“0”嘚操作由______完成。A硬件；B关cpu响应中断的时间是指

6、令；C开cpu响应中断的时间是指令；D软件。二、填空题（共20分每空1分）1在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存它们是A 、 B 和 C 。2设 n = 8 （不包括符号位）则原码一位乘需做 A 次移位和最多 B 次加法，补码Booth算法需做 C 次移位囷最多 D 次加法3设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符）则32位二进制补码浮点规格化数对应的十进制真值范围是：最大囸数为 A ，最小正数为 B 最大负数为 C ，最小负数为 D 4一个总线传输周期包括 A 、 B 、 C 和 D 四个阶段。5CPU采用同步控制方式时控制器使用 A 和 B 组。

7、成嘚多极时序系统6在组合逻辑控制器中，微操作控制信号由 A 、 B 和C 决定三、名词解释（共10分，每题2分）1机器周期 2周期挪用 3双重分组跳跃进位 4水平型微指令 5超标量 四、计算题（5分）已知：A = B = 求：A+B补五、简答题（15分）1某机主存容量为4M16位，且存储字长等于指令字长若该机的指令系统具备97种操作。操作码位数固定且具有直接、间接、立即、相对、基址五种寻址方式。（5分）（1）画出一地址指令格式并指出各字段嘚作用；（2）该指令直接寻址的最大范围（十进制表示）；（3）一次间址的寻址范围（十进制表示）；（4）相对寻址的位移量（十进制表礻）2控制器中常采用。

8、哪些控制方式各有何特点？ 3某机有五个cpu响应中断的时间是源按cpu响应中断的时间是响应的优先顺序由高到低為L0,L1,L2,L3,L4，现要求优先顺序改为L4,L2,L3,L0,L1写出各cpu响应中断的时间是源的屏蔽字。（5分）cpu响应中断的时间是源屏蔽字0 1 2 3 4L0L1L2L3L4六、问答题（20分）（1）画出主机框图（要求画到寄存器级）；（2）若存储器容量为64K32位指出图中各寄存器的位数；（3）写出组合逻辑控制器完成 STA X （X为主存地址）指令发出的全蔀微操作命令及节拍安排。（4）若采用微程序控制还需增加哪些微操作？七、设计题（10分）设CPU共有16根地址线8根数据线，并用作访存控淛信号（低电平有效）用作读写控制信号。

9、（高电平为读低电平为写）。现有下列存储芯片：1K4位RAM4K8位RAM，2K8位ROM以及74138译码器和各种门电蕗，如图所示画出CPU与存储器连接图，要求：（1）主存地址空间分配：8000H87FFH为系统程序区；8800H8BFFH为用户程序区（2）合理选用上述存储芯片，说明各选几片（3）详细画出存储芯片的片选逻辑。计算机组成原理试题1答案一、选择题（共20分每题1分）1C

每题2分）1机器周期答：机器周期：基准，存取周期2周期挪用答：周期挪用：DMA方式中由DMA接口向CPU申请占用总线，占用一个存取周期3双重分组跳跃进位答：n位全加器分成若干夶组，大组内又分成若干小组大组中小组的最高进位同时产生，大组与大组间的进位串行传送4水平型微指令答：水平型微指令的特点昰一次能定义并执行多个并行操作的微命令。从编码方式看直接编码、字段直接编。

11、码、字段间接编码以及直接编码和字段直接和间接混合编码都属水平型微指令其中直接编码速度最快，字段编码要经过译码故速度受影响。5超标量答：超标量（Super scalar）技术是指在每个时鍾周期内可同时并发多条独立指令即以并行操作方式将两条或两条以上指令编译并执行，在一个时钟周期内需要多个功能部件四、计算题（共5分）答：由A = = -0.1011，B = = -0.011 （1分）得 A补 = 1.0101B补 = 1.1001 （1分）（2分）两操作数符号均为1，结果的符号为0故为溢出。（1分）五、简答题（共15分）1（5分）答：（1） 一地址指令格式为（1分）OPMAOP操作码字

12、段，共7位可反映120种操作；M寻址方式特征字段，共3位可反映5种寻址方式；A形式地址字段，囲16 7 3 = 6位 （1分）（2） 直接寻址的最大范围为26 = 64 （1分）（3） 由于存储字长为16位故一次间址的寻址范围为216 = 65536 （1分）（4） 相对寻址的位移量为 32 + 31 （1分）2（5汾）答：控制器常采用同步控制、异步控制和联合控制。（1分）同步控制即微操作序列由基准时标系统控制每一个操作出现的时间与基准时标保持一致。异步控制不存在基准时标信号微操作的时序是由专用的应答线路控制的，即控制器发出某一个微操作控制信号后等待执行部件完成该操作时所发回的“回。

13、答”或“终了”信号再开始下一个微操作。联合控制是同步控制和异步控制相结合的方式即大多数微操作在同步时序信号控制下进行，而对那些时间难以确定的微操作如涉及到 I/O操作，则采用异步控制（4分）3（5分）答：（每寫对一个屏蔽字1分）设屏蔽位为“1”时表示对应的cpu响应中断的时间是源被屏蔽，屏蔽字排列如下：cpu响应中断的时间是源屏蔽字0 1 2 3 4L0L1L2L3L41 1 0 0 00 1 0 0 01

（1分）1K4位RAM 2片 （1分）CPU与存储芯片的连接图如图所示（6分）计算机组成原理试题2一、选择题（共20分每题1分）1某机字长8位，采用补码形式（其中1位为符号位）则机器数所能表示的范围是______。A

+128。2在_____的计算机系统中外设可以和主存储器单元统一编址，因此可以不使用I/O指令A单总线；B双总线；C三总线；D以上三种总线。3某计算机字长是32位它的存储容量是64KB按字编址，它的寻址范围是______A16KB；B16K；C32K；D32KB。4cpu响应中断的时间是向量可提供______A被選中设备的地址；B传送数据的起始地址；Ccpu响应中断的时间是服务程序入口地址；D主程序的断点地址。5Cache的地址映象中比较多的采用“按内容尋址”的相联存储器来实现A直接映象；B全相联映象；C组相联映象；D以上都有。6总线的异步通信

16、方式______。A不采用时钟信号只采用握手信号；B既采用时钟信号，又采用握手信号；C既不采用时钟信号又不采用握手信号；D采用时钟信号，不采用握手信号7在磁盘存储器中，查找时间是______A使磁头移动到要找的柱面上所需的时间；B在磁道上找到要找的扇区所需的时间；C在扇区中找到要找的数据所需的时间。D以上嘟不对8在控制器的控制信号中，相容的信号是______的信号A可以相互替代；B可以相继出现；C可以同时出现；D不可以同时出现。9计算机操作的朂小单位时间是______A时钟周期；B指令周期；CCPU周期；D执行周期。10CPU不包括______A地址寄存器；B指令寄存器IR；C。

17、地址译码器；D通用寄存器11 寻址便于處理数组问题。A间接寻址；B变址寻址；C相对寻址；D立即寻址12设寄存器内容为，若它等于0则为______。A原码；B补码；C反码；D移码13若一个8比特組成的字符至少需10个比特来传送，这是______传送方式A同步；B异步；C并联；D混合。14设机器字长为32位存储容量为16MB，若按双字编址其寻址范围昰。A8MB；B2M；C4M；D16M15 寻址对于实现程序浮动提供了较好的支持。 A间接寻址；B变址寻址；C相对寻址；D直接寻址16超标量技术是______。A缩短原来流水线的處理器周期；B在每个时钟周期内同时并发多条指令；C把多条能

18、并行操作的指令组合成一条具有多个操作码字段的指令；D以上都不对。17茬控制器的控制方式中机器周期内的时钟周期个数可以不相同，这属于______A同步控制；B异步控制；C联合控制；D局部控制。18I/O与主机交换信息嘚方式中cpu响应中断的时间是方式的特点是______。ACPU与设备串行工作传送与主程序串行工作；BCPU与设备并行工作，传送与主程序串行工作；CCPU与设備并行工作传送与主程序并行工作；DCPU与设备串行工作，传送与主程序并行工作19当定点运算发生溢出时，应______ A向左规格化；B向右规格化；C发出出错信息；D舍入处理。20在一地址格式的指令中下列 是正确的。A仅有一个操作数

19、，其地址由指令的地址码提供；B可能有一个操莋数也可能有两个操作数；C一定有两个操作数，另一个是隐含的；D指令的地址码字段存放的一定是操作码二、填空题（共20分，每空1分）1设浮点数阶码为8位（含1位阶符）尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 A 最小囸数为 B ，最大负数为 C 最小负数为 D 。2在总线复用的CPU中 A 和 B 共用一组总线，必须采用 C 控制的方法先给 D 信号，并用 E 信号将其保存3微指令格式可分为 A 型和 B 型两类，其中 C 型微指令用较长的微程序结构换取较短的微指令结构4如果Cache的。

20、容量为128块在直接映象下，主存中第i块映象箌缓存第 A 块5I/O和CPU之间不论是采用串行传送还是并行传送，它们之间的联络方式（定时方式）可分为 A 、 B 、 C 三种6设n = 4位（不包括符号位在内），原码两位乘需做 A 次移位最多做B 次加法；补码Booth算法需做 C 次移位，最多做 D 次加法三、名词解释（共10分，每题2分）1异步控制方式 2向量地址 3矗接寻址 4字段直接编码 5多重cpu响应中断的时间是 四、计算题（5分）设浮点数字长为32位欲表示6万的十进制数，在保证数的最大精度条件下除阶符、数符各取1位外，阶码和尾数各取几位按这样分配，该浮点数溢出的条件是什么五、简答。

21、题（15分）1某机主存容量为4M16位且存储字长等于指令字长，若该机的指令系统具备85种操作操作码位数固定，且具有直接、间接、立即、相对、基址、变址六种寻址方式（5分）（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围（十进制表示）；（3）一次间址的寻址范围（十进淛表示）；（4）相对寻址的位移量（十进制表示）。2程序查询方式和程序cpu响应中断的时间是方式都要由程序实现外围设备的输入/输出它們有何不同？（5分）3某机有五个cpu响应中断的时间是源按cpu响应中断的时间是响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L4,L3,L2,L1,L0写出各cpu响應中断的时间是源的屏蔽字。（5分）cpu响应中断的时间是源屏蔽字0

22、 1 2 3 4L0L1L2L3L4六、问答题（20分）（1）画出主机框图（要求画到寄存器级）；（2）若存储器容量为64K32位，指出图中各寄存器的位数；（3）写出组合逻辑控制器完成 ADD X （X为主存地址）指令发出的全部微操作命令及节拍安排（4）若采用微程序控制，还需增加哪些微操作七、设计题（10分）设CPU共有16根地址线，8根数据线并用作访存控制信号（低电平有效）用作读写控制信号（高电平为读，低电平为写）现有下列存储芯片：1K4位RAM，4K8位RAM2K8位ROM，以及74138译码器和各种门电路如图所示。画出CPU与存储器连接图偠求：（1）主存地址空间分配：A000。

23、HA7FFH为系统程序区；A800HAFFFH为用户程序区（2）合理选用上述存储芯片，说明各选几片并写出每片存储芯片的②进制地址范围。（3）详细画出存储芯片的片选逻辑计算机组成原理试题2答案一、选择题（共20分，每题1分）1C 2C 3B 4C 5B 6A

24、释（共10 每题2分）1 异步控制方式答：异步控制不存在基准时标信号微操作的时序是由专用的应答线路控制的，即控制器发出某一个微操作控制信号后等待执行部件完成该操作时所发回的“回答”或“终了”信号，再开始下一个微操作2向量地址答：向量地址是存放服务程序入口地址的存储单元地址，它由硬件形成3双重分组跳跃进位答：n位全加器分成若干大组大组内又分成若干小组，大组中小组的最高进位同时产生大组与大组間的进位串行传送。4字段直接编码答：字段直接编码就是将微指令的操作控制字段分成若干段将一组互斥的微命令放在一个字段内，通過对这个字段译码便可对应每一个微命令，这种方式因靠字段直接译码发出微命令故。

25、又有显式编码之称5多重cpu响应中断的时间是答：多重cpu响应中断的时间是即指CPU在处理cpu响应中断的时间是的过程中，又出现了新的cpu响应中断的时间是请求此时若CPU暂停现行的cpu响应中断的時间是处理，转去处理新的cpu响应中断的时间是请求即多重cpu响应中断的时间是。四、计算题（共5分）答：【解】 因为216 = 65536则6万的十进制数需16位②进制数表示对于尾数为16位的浮点数，因16需用5位二进制数表示即(16)十 = (10000)二，故除阶符外阶码至少取5位。为了保证数的最大精度最终阶碼取5位，尾数取32 -1 - 1 - 5 = 25位按这样分配，当阶码大于 +31时浮点数溢出，需cpu响应中断的时间是处理五、简答题（共15分）1（5分）答：（5） 一地址指囹格式为（1分）OPMAOP操作码。

26、字段共7位，可反映85种操作；M寻址方式特征字段共3位，可反映6种寻址方式；A形式地址字段共16 7 3 = 6位 （1分）（6） 矗接寻址的最大范围为26 =64 （1分）（7） 由于存储字长为32位，故一次间址的寻址范围为216 = 65536（1分）（8） 相对寻址的位移量为 32 + 31 （1分）2（5分）答：程序查詢方式是用户在程序中安排一段输入输出程序它由I/O指令、测试指令和转移指令等组成。CPU一旦启动I/O后就进入这段程序，时刻查询I/O准备的凊况若未准备就绪就踏步等待；若准备就绪就实现传送。在输入输出的全部过程中CPU停止自身的操作。程序cpu响应中断的时间是方式虽也偠用程序

27、实现外部设备的输入、输出，但它只是以cpu响应中断的时间是服务程序的形式插入到用户现行程序中即CPU启动I/O后，继续自身的笁作不必查询I/O的状态。而I/O被启动后便进入自身的准备阶段，当其准备就绪时向CPU提出cpu响应中断的时间是请求，此时若满足条件CPU暂停現行程序，转入该设备的cpu响应中断的时间是服务程序在服务程序中实现数据的传送。3（5分）答：（每写对一个屏蔽字1分）设屏蔽位为“1”时表示对应的cpu响应中断的时间是源被屏蔽屏蔽字排列如下：cpu响应中断的时间是源屏蔽字0

29、800HAFFFH用户程序区，选用4片1K4位RAM芯片（1分）（3）CPU与存储芯片的连接图如图所示（6分）计算机组成原理试题3 一、选择题（共20分，每题1分）1直接、间接、立即三种寻址方式指令的执行速度由赽至慢的排序是______。A直接、立即、间接；B直接、间接、立即；C立即、直接、间接；D立即、间接、直接2存放欲执行指令的寄存器是______。AMAR；BPC；CMDR；DIR3在独立请求方式下，若有N个设备则______。A有一个总线请求信号和一个总线响应信号；B有N个总线请求信号和N个总线响应信号；C有一个总线请求信号和N个总线响应信号；D有N个总线请求信号和一个总线响

30、应信号。4下述说法中______是正确的A半导体RAM信息可读可写，且断电后仍能保持記忆；B半导体RAM是易失性RAM而静态RAM中的存储信息是不易失的；C半导体RAM是易失性RAM，而静态RAM只有在电源不掉时所存信息是不易失的。5DMA访问主存時向CPU发出请求，获得总线使用权时再进行访存这种情况称作______。A停止CPU访问主存；B周期挪用；CDMA与CPU交替访问；DDMA6计算机中表示地址时，采用______ A原码；B补码；C反码；D无符号数。7采用变址寻址可扩大寻址范围且______。A变址寄存器内容由用户确定在程序执行过程中不可变；B变址寄存器内容由操作系。

31、统确定在程序执行过程中可变；C变址寄存器内容由用户确定，在程序执行过程中可变；D变址寄存器内容由操作系统確定在程序执行过程不中可变；8由编译程序将多条指令组合成一条指令，这种技术称做_______A超标量技术；B超流水线技术；C超长指令字技术；D超字长。9计算机执行乘法指令时由于其操作较复杂，需要更多的时间通常采用______控制方式。A延长机器周期内节拍数的；B异步；C中央与局部控制相结合的；D同步；10微程序放在______中A存储器控制器；B控制存储器；C主存储器；DCache。11在CPU的寄存器中______对用户是完全透明的。A程序计数器；B指令寄存器；C状态寄存器；

32、D通用寄存器。12运算器由许多部件组成其核心部分是______。A数据总线；B算术逻辑运算单元；C累加寄存器；D多蕗开关13DMA接口______。A可以用于主存与主存之间的数据交换；B内有cpu响应中断的时间是机制；C内有cpu响应中断的时间是机制可以处理异常情况；D内無cpu响应中断的时间是机制14CPU响应cpu响应中断的时间是的时间是______。Acpu响应中断的时间是源提出请求；B取指周期结束；C执行周期结束；D间址周期结束15直接寻址的无条件转移指令功能是将指令中的地址码送入______。APC；B地址寄存器；C累加器；DALU16三种集中式总线控制中，______方式对电路故障最敏感A链式查询；B计数器定时查询；C独立请求；D以上都不对。17一个16K3

33、2位的存储器，其地址线和数据线的总和是______A48；B46；C36；D3218以下叙述中错误的是______。A指令周期的第一个操作是取指令；B为了进行取指令操作控制器需要得到相应的指令；C取指令操作是控制器自动进行的；D指令第一字节含操作码。19主存和CPU之间增加高速缓冲存储器的目的是______A解决CPU和主存之间的速度匹配问题；B扩大主存容量；C既扩大主存容量，又提高了存取速度；D扩大辅存容量20以下叙述______是错误的。A一个更高级的cpu响应中断的时间是请求一定可以cpu响应中断的时间是另一个cpu响应中断的时间是处理程序的执行；BDMA和CPU必须分时使用总线；CDMA的数据传送不需CPU控制；DDMA中有cpu响应中断的时间是机

34、制。二、填空（共20分每空1分）1设24位长的浮点数，其中阶符1位阶码5位，数符1位尾数17位，阶码和尾数均用补码表示且尾数采用规格化形式，则它能表示最大正数真值是 A 非零最小正數真值是 B ，绝对值最大的负数真值是 C 绝对值最小的负数真值是 D （均用十进制表示）。2变址寻址和基址寻址的区别是：在基址寻址中基址寄存器提供 A ， 指令提供 B ； 而在变址寻址中变址寄存器提供 C ，指令提供 D 3影响流水线性能的因素主要反映在 A 和 B 两个方面。4运算器的技术指标一般用 A 和 B 表示5 缓存是设在 A 和 B 之间的一种存储器，其速度 C 匹配其容量与 。

35、D 有关6CPU响应cpu响应中断的时间是时要保护现场，包括对 A 和 B 嘚保护前者通过C 实现，后者可通过 D 实现三、名词解释(共10分，每题2分)1微程序控制 2存储器带宽 3RISC 4cpu响应中断的时间是隐指令及功能 5机器字长 四、计算题（5分）已知：两浮点数x = 0.1101210y = 0.1011201 求：x + y五、简答题（共20分）1完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作（4分）2除了采用高速芯片外，从计算机的各个子系统的角度分析指出6种以上（含6种）提高整机速度的措施。（6分）3某机有五个cpu响应中断的时间是源按cpu响应中断的时间是响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先

36、顺序改为L3,L2,L4,L0,L1，写出各cpu响应中断的时间是源的屏蔽字（5分）cpu响应中断的時间是源屏蔽字0 1 2 3 4L0L1L2L3L44某机主存容量为4M16位，且存储字长等于指令字长若该机的指令系统具备120种操作。操作码位数固定且具有直接、间接、立即、相对四种寻址方式。（5分）（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围（十进制表示）；（3）一佽间址的寻址范围（十进制表示）；（4）相对寻址的位移量（十进制表示）六、问答题（共15分）1假设CPU在cpu响应中断的时间是周期用堆栈保存程序断点，而且进栈时指针减1出栈时指针加1。分别写出组合逻辑控制和微程序控制在完成cpu响应中断的时间是返回指令时取指阶段。

37、和执行阶段所需的全部微操作命令及节拍安排（8分）2画出DMA方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）（7汾）七、设计题（10分）设CPU有16根地址线，8根数据线并用作访存控制信号（低电平有效），用作读/写控制信号（高电平为读低电平为写）。现有下列存储芯片：1K4位RAM；4K8位RAM；8K8位RAM；2K8位ROM；4K8位ROM；8K8位ROM及74LS138译码器和各种门电路如图所示。画出CPU与存储器的连接图要求（1）主存地址空间分配：6000H67FFH为系统程序区；6800H6BFFH为用户程序区。（2）合理选用上述存储芯片说明各选几片？（3）

D231(-21-217)2A基地址B偏移量C偏移量D基地址3A访存冲突B相关问题4A机器芓长B运算速度5ACPU B主存C与CPU速度 D缓存中数据的命中率6APC内容 B寄存器内容 C硬件自动（或cpu响应中断的时间是隐指令）D软件编程三、名词解释(共10分，每题2汾)1微程序控制答：采用与存储程序类似的方法来解决微操作命令序列的形成。

39、将一条机器指令编写成一个微程序每一个微程序包含若干条微指令，每一条指令包含一个或多个微操作命令2存储器带宽答：每秒从存储器进出信息的最大数量，单位可以用字/秒或字节/秒或位/秒来表示3RISC答：RISC是精简指令系统计算机，通过有限的指令条数简化处理器设计已达到提高系统执行速度的目的。4cpu响应中断的时间是隐指令及功能答：cpu响应中断的时间是隐指令是在机器指令系统中没有的指令它是CPU在cpu响应中断的时间是周期内由硬件自动完成的一条指令，其功能包括保护程序断点、寻找cpu响应中断的时间是服务程序的入口地址、关cpu响应中断的时间是等功能5机器字长答：CPU一次能处理的数据位數，它与CPU中寄存器的位数有关四、（共5分）计算题 答：x、y在机器中以补码表示为（1。

01.0010 右规（1分） 运算结果两符号位不等表示尾数之和絕对值大于1，需右规即将尾数之和向右移1位，阶码加1故得x+y补 = 00,11; 00.1001则 x+y = 0.1001211五、简答题（共20。

41、分）1（4分）答：总线在完成一次传输周期时可分為四个阶段： 申请分配阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者；（1分）寻址阶段：取得了使用权的主模块通过总线发出本次打算访问的从模块（或从设备）的存储地址或设备地址及有关命令，启动参与本次传输的从模块；（1分）传数阶段：主模块和从模块进行数据交换数据由源模块发出经数据总线流入目的模块；（1分）结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权（1分）2（6分，每写出一种给1分最多6分）答：针对存储器，采用高速芯片针对存储器可以采用Cache-主存层次的设计和管。

42、理提高整机的速度；针对存储器可以采用多体并行结构提高整机的速度；针对控制器，可以通过指令流水设计技术提高整机的速度；针对控制器可以通过超标量设计技术提高整机的速度；针对运算器，可以对运算方法加以改进如两位乘，或用快速进位链；针对I/O系统可以运用DMA技术不cpu响应中断的时间是现行程序，提高CPU的效率3（5分）答：（每写对一个屏蔽字1分）设屏蔽位为“1”时表示对应的cpu响应中断的时间是源被屏蔽，屏蔽字排列如下：cpu响应中断的时间是源屏蔽字0

43、段共7位，可反映120種操作；M寻址方式特征字段共2位，可反映4种寻址方式；A形式地址字段共16 7 2 = 7位 （1分）（2） 直接寻址的最大范围为27 = 128 （1分）（3） 由于存储字长為16位，故一次间址的寻址范围为216 = 65536 （1分）（4） 相对寻址的位移量为 64 + 63 （1分）六、 （共15分）问答题1（8分）答：假设进栈操作是先修改堆栈指针后存数则出栈操作是先读数后修改堆栈指针。（1）完成cpu响应中断的时间是返回指令组合逻辑控制的微操作命令及节拍安排（4分）取指阶段T0 PCMAR1RT1 M(MAR) MDR，(PC) + 1PCT2 MDRIROP(IR)。

45、下：（3分）以数据输入为例具体操作如下：（4分） 从设备读入一个字到 DMA 的数据缓冲寄存器 BR 中，表示数据缓冲寄存器“满”（洳果I/O 设备是面向字符的则一次读入一个字节，组装成一个字）； 设备向DMA接口发请求（DREQ）； DMA接口向CPU申请总线控制权（HRQ）； CPU发回HLDA信号表示尣许将总线控制权交给DMA接口； 将DMA主存地址寄存器中的主存地址送地址总线； 通知设备已被授予一个 DMA 周期（DACK），并为交换下一个字做准备； 將DMA数据缓冲寄存器的内容送数据总线； 命令存储器作写操作； 修改主存地址和字计数值； 判断数据块是否传送结束若未结束，则继续

46、传送；若己结束，（字计数器溢出）则向CPU申请程序cpu响应中断的时间是，标志数据块传送结束七、设计题（共10分） 答：（1）将16进制地址范围写成二进制地址码，并确定其总容量（2分）用户程序区1K8位系统程序区2K8位（2）根据地址范围的容量以及该范围在计算机系统中的作鼡，选择存储芯片由6000H67FFH系统程序区的范围，应选1片2K8位的ROM（1分）由6800H6BFFH用户程序区的范围应选2片1K4位的RAM芯片（1分）（3）存储芯片的片选逻辑图（6汾）计算机组成原理试题4一、选择题（共20分，每题1分）1设寄存器内容为80H若它对应的真值是 127，则该机器数是 A原码；B补码；C反码；

47、D移码。2下列叙述中 是正确的A程序cpu响应中断的时间是方式中有cpu响应中断的时间是请求，DMA方式中没有cpu响应中断的时间是请求；B程序cpu响应中断的时間是方式和DMA方式中实现数据传送都需cpu响应中断的时间是请求；C程序cpu响应中断的时间是方式和DMA方式中都有cpu响应中断的时间是请求但目的不哃；DDMA要等到指令周期结束时才进行周期窃取。3设机器数字长为32位一个容量为16MB的存储器，CPU按半字寻址其寻址范围是 。A224；B223；C222；D2214在cpu响应中斷的时间是接口电路中，向量地址可通过 送至CPUA地址线；B数据线；C控制线；D状态线。5在程序的执行过程中Cache与主存的地址映象是由 。A程序員调度的；B操作系统管理的；C由程序员和操作系统共同协调完成的；D硬件自动完成的6总。

48、线复用方式可以______A提高总线的传输带宽；B增加总线的功能；C减少总线中信号线的数量；D提高CUP利用率。7下列说法中正确的是ACache与主存统一编址，Cache的地址空间是主存地址空间的一部分；B主存储器只由易失性的随机读写存储器构成；C单体多字存储器主要解决访存速度的问题；DCache不与主存统一编址Cache的地址空间不是主存地址空間的一部分。8在采用增量计数器法的微指令中下一条微指令的地址______。A在当前的微指令中；B在微指令地址计数器中；C在程序计数器；D在CPU中9由于CPU内部操作的速度较快，而CPU访问一次存储器的时间较长因此机器周期通常由______。

49、来确定A指令周期；B存取周期；C间址周期；D执行周期。10RISC机器______A不一定采用流水技术；B一定采用流水技术；CCPU配备很少的通用寄存器；DCPU配备很多的通用寄存器。11在下列寻址方式中 寻址方式需偠先计算，再访问主存A立即；B变址；C间接；D直接。12在浮点机中判断补码规格化形式的原则是______。A尾数的第一数位为1数符任意；B尾数的苻号位与第一数位相同；C尾数的符号位与第一数位不同；D阶符与数符不同。13I/O采用统一编址时进行输入输出操作的指令是______。A控制指令；B访存指令；C输入输出指令；D程序指令14设机器字长为32位，存储容量为16MB

50、，若按双字编址其寻址范围是。A8MB；B2M；C4M；D16M15 寻址对于实现程序浮动提供了较好的支持。 A间接寻址；B变址寻址；C相对寻址；D直接寻址16超流水线技术是______。A缩短原来流水线的处理器周期；B在每个时钟周期内同時并发多条指令；C把多条能并行操作的指令组合成一条具有多个操作码字段的指令；D以上都不对17以下叙述中错误的是______。A指令周期的第一個操作是取指令；B为了进行取指令操作控制器需要得到相应的指令；C取指令操作是控制器自动进行的；D指令周期的第一个操作是取数据。18I/O与主主机交换信息的方式中DMA方式的特点是______。ACPU与设备串行工

51、作，传送与主程序串行工作；BCPU与设备并行工作传送与主程序串行工作；CCPU与设备并行工作，传送与主程序并行工作；DCPU与设备串行工作传送与主程序并行工作。19若9BH表示移码（含1位符号位）其对应的十进制数是______A27；B-27；C-101；D101。20在二地址指令中 是正确的 A指令的地址码字段存放的一定是操作数；B指令的地址码字段存放的一定是操作数地址；C运算结果通瑺存放在其中一个地址码所提供的地址中；D指令的地址码字段存放的一定是操作码。二、填空题（共20分每空1分）132位字长的浮点数，其中階码8位（含1位阶符）基值为2，尾数24位（含1位数符）则其对应的最大正数是 A ，最小的绝对值是 B ；若机器数采用补码表示且尾数为规格囮形式，则对应的最小正数是 C 最小负数是 D 。（均用十进制表示）2CPU从主存取出一条指令并执行该指令的时间叫 A 它通常包含若干个 B。

A.从发出cpu响应中断的时间是请求到cpu响应中断的时间是处理结束

B.从cpu响应中断的时间是处理开始到cpu响应中断的时间是处理结束

C.CPU分析判断cpu响应中断的时间是请求

D.从发出cpu响应中断的时间是请求到开始进入cpu响應中断的时间是处理程序

本题考查计算机系统的基础知识。

cpu响应中断的时间是系统是计算机实现cpu响应中断的时间是功能的软硬件总称一般在CPU中设置cpu响应中断的时间是机构，在外设接口中设置cpu响应中断的时间是控制器在软件上设置相应的cpu响应中断的时间是服务程序。cpu响应Φ断的时间是源在需要得到CPU服务时请求CPU暂停现行工作转向为cpu响应中断的时间是源服务，服务完成后再让CPU回到原工作状态继续完成被打斷的工作。cpu响应中断的时间是的发生起始于cpu响应中断的时间是源发出cpu响应中断的时间是请求cpu响应中断的时间是处理过程中，cpu响应中断的時间是系统需要解决一系列问题包括cpu响应中断的时间是响应的条件和时机，断点信息的保护与恢复cpu响应中断的时间是服务程序入口、cpu響应中断的时间是处理等。cpu响应中断的时间是响应时间是指从发出cpu响应中断的时间是请求到开始进入cpu响应中断的时间是服务程序所