4.试用jk触发器设计一个五进制计数器同步七进制计数器,电路的状态转换图如图 所示。其中Z为输出进位信号。检查

4时序逻辑电路习题解答

3.SR锁存器電路如图T4.3所示已知X、Y波形,判断Q的波形应为A、B、C、D中的 B 假定锁存器的初始状态为0。 (a) (b) 图T4.3 4.有一T触发器在T=1时,加上时钟脉冲则触發器 。 A.保持原态 B.置0 C.置1 D.翻转 5.假设JK触发器的现态Qn=0要求Qn+1=0,则应使 A.J=×,K=0 B.J=0,K=× C.J=1K=× D.J=K=1 6.电路如图T4.6所示。实现的电路是 A. B. C. D. 图T4.6 7.电路如图T4.7所示。实现的电路是 A. B. C. D. 图T4.7 8.电路如图T4.8所示。输出端Q所得波形的频率为CP信号二分频的电路为 A. B. C. D. 图T4.8 9.将D触发器改造成T触发器,如图T4.9所示电路中的虚线框内应是 图T4.9 A.或非门 B.与非门 C.异或门 D.同或门 10.触发器异步输入端的作用是 。 A.清0 B.置1 C.接收时钟脉冲 D.清0或置1 11.米里型时序逻辑电路的输出是 A.只与输入有关 B.只与电路当前状态有关 C.与输入和电路当前状态均有关 D.与输入囷电路当前状态均无关 12.摩尔型时序逻辑电路的输出是 。 A.只与输入有关 B.只与电路当前状态有关 C.与输入和电路当前状态均有关 D.与输叺和电路当前状态均无关 13.用n只触发器组成计数器其最大计数模为 。 A.n B.2n C.n2 D.2 n 14.一个5位的二进制加计数器由00000状态开始,经过75个时钟脉沖后此计数器的状态为 : A.01011 B.01100 C.01010 D.00111 15.图T4.15所示为某计数器的时序图,由此可判定该计数器为 A.十进制计数器 B.九进制计数器 C.四进制计數器 D.八进制计数器 图T4.15 16.电路如图T4.16所示,假设电路中各触发器的当前状态Q2 Q1 Q0为100请问在时钟作用下,触发器下一状态Q2 Q1 Q0为 图T4.16 A.101 B. 100 C. 011 D. 000 17.电路圖T4.17所示。设电路中各触发器当前状态Q2 Q1 Q0为110请问时钟CP作用下,触发器下一状态为

}

我要回帖

更多关于 用jk触发器设计一个五进制计数器 的文章

更多推荐

版权声明:文章内容来源于网络,版权归原作者所有,如有侵权请点击这里与我们联系,我们将及时删除。

点击添加站长微信