、组合逻辑电路中有具有记忆功能的逻辑部件

、组合逻辑电路设计是组合逻辑电路分析的逆过程。

、优先编码器的编码信号是互相排斥的不允许有多个输入信号同时囿效。

、译码是编码的逆过程

之间的关系为逻辑“或”

个门控端有一个无效时，芯片禁止译码输出高阻。

数码管应选用有效输出为高電平的显示译码器来驱动

、数据选择器只能传输数字信号，模拟开关只能传输模拟信号

、数据选择器可实现组合逻辑函数。

集成数字電路中没有专用的数据分配器

而是使用通用译码器中的变量译码器实现数据分配。

个地址输入端不能实现

变量地址数据选择功能。

、兩个半加器可组成一个全加器

、一个全加器可组成两个半加器。

、异或门仅是半加器半加运算的一部分

、竞争不一定会产生冒险。

、組合逻辑电路卡诺图中有相邻的卡诺图相切就存在竞争。

数字电路任一时刻的稳态输出只取决于该时刻输入信号的组合而与这些输入信号作用前电路原来的状

态无关，则该数字电路称为

给定组合逻辑电路求出其相应的输入输出逻辑表达式，确定其逻辑功能的过程称為组合逻辑电路

用二进制代码表示数字，符号或某种信号的过程称为

将给定的代码转换为相应的输出信号或另一种形式代码的过程称为

编碼器按编码形式可分为

器；按编码器编码输出位数可分为

发光二极管正向压降大多在

、能够从多路数据中选择一路进行传输的电路称为

為地址码，最多可以实现

个变量地址组合逻辑函数

数据选择器除从多路输入应用外还可将

能够比较两组数字电路称为