6 时序逻辑电路 6.1.1 已知一时序电路的狀态序列表如表题6.1.1所示A为输入信号，试作出相应的状态序列图 解：由状态序列图的概念及已知的状态序列表，可画出对应的状态序列圖如图题解6.1.1所示。 已知状态序列表如表题6.1.2所示输入为X1X0，试作出相应的状态序列图 解：根据表题6.1.2所示的状态序列表，作出对应的状态序列图如图题解6.1.2所示 已知状态序列图如图题6.1.3所示，试列出它的状态序列表 解：按图题6.1.3列出的状态序列表如表题解6.1.3所示。 6.1.5 图题6.1.5所示是某時序电路的状态序列图设电路的初始状态序列为01，当序列A=100110（自左至右输入）时求该 电路输出Z的序列。 解：由图题6.1.5所示的状态序列图可知当初态为01，输入信号的序列A=100110时该时序电路将按图题解6.1.5所示的顺序改变状态序列，因而对应的输出序列为Z=011010 已知某时序电路的状态序列表如表题6.1.6所示，输入A试画出它的状态序列图。如果电路的初始状态序列在b输入信号A一次是0、1、0、1、1、1、1，试求出其相应的输出 解：根据表题6.1.6所示的状态序列表，可直接画出与其对应的状态序列图如图题解6.1.6（a）当从初态b开始，依次输入0、1、0、1、1、1、1信号时该时序電路将按图题解6.1.6（b）所示的顺序改变状态序列，因而其对应的输出为1、0、1、0、1、0、1 6.2 同步时序逻辑电路的分析 6.2.1 试分析图题6.2.1（a）所示时序电蕗，画出其状态序列表和状态序列图设电路的初始状态序列为0，试画出6.2.1（b）所示波形作用下Q和Z的波形图。 解：由所给电路图可写出该電路的状态序列方程和输出方程分别为 其状态序列表如表题解6.2.1所示，状态序列图如图题解6.2.1（a）所示Q和Z的波形图如图题解6.2.1（b）所示。 6.2.2 试汾析图题6.2.2（a）所示时序电路画出其状态序列表和状态序列图。设电路的初始状态序列为0画出在图题6.2.2（b）所示波形作用下，Q和Z的波形图 解：由所给电路可写出该电路的状态序列方程和输出方程 其状态序列表如表题解6.2.2所示，状态序列图如图题解6.2.2（a）所示Q和Z的波形图如图題解6.2.2（b）所示。 试分析图题6.2.3所示时序电路画出状态序列图。 解：由图题6.2.3所示电路写出其状态序列方程组和输出方程分别为 其状态序列表如表题解6.2.3所示，状态序列图如图题解6.2.3所示 分析图题6.2.4所示电路，写出它的激励方程组、状态序列方程组和输出方程画出状态序列表和狀态序列图。 解：该电路的激励方程组为 状态序列方程组为 输出方程为 根据状态序列方程组和输出方程可列出状态序列表如表题解6.2.4所示，状态序列图如图题解6.2.4所示 6.2.5 分析图题6.2.5所示同步时序电路，写出各触发器的激励方程、电路的状态序列方程组和输出方程组画出状态序列表和状态序列图。 解：由图题6.2.5所示电路可写出各触发器的激励方程为 该电路的状态序列方程组为 输出方程为 根据状态序列方程组和输出方程列出该电路的状态序列表如表题解6.2.5所示，状态序列图如图题解6.2.5所示 6.2.6 试画出图题6.2.6（a）所示时序电路的状态序列图，并画出对应于CP的Q1、Q0和输出Z的波形设电路的初始状态序列为00。 解：该电路中的激励方程组为 状态序列方程组和输出方程分别为 根据状态序列方程组和输出方程可列出该电路的状态序列表如表题解6.2.6所示，状态序列图如图题解6.2.6（a）所示图题解6.2.6（b）所示是Q1、Q0及Z的波形图。 6.3 同步时序逻辑电路的設计 6.3.1 用JK触发器设计一同步时序电路其状态序列如表题6.3.1所示。 解：所要设计的电路有4个状态序列需要用两个JK触发器实现。 列状态序列转換真值表和激励表 由表题6.3.1所示的状态序列表和JK触发器的激励表可列出转换真值表和对各触发器的激励信号，如表题解6.3.1所示、 求激励方程組和输出方程 由表题解6.3.1画出各触发器J、K端和电路输出端Y的卡诺图如图题解6.3.1 （a）所示。从而得到化简得激励方程组。 和输出方程 根据激勵方程组和输出方程可画出电路图如图题解6.3.1（b）所示。 6.3.2 某同步时序电路的状态序列图如图题6.3.2所示试写出用D触发器设计时的最简激励方程组。 解：由图题6.3.2所示状态序列图可